本文详细探讨了同步电路与跨时钟域处理的相关知识，包括亚稳态的概念及其解决方法，如双锁存器法。还介绍了单bit和多bit信号的跨时钟域同步策略，以及FIFO的深度计算和读写指针设计，重点讨论了如何避免和处理亚稳态问题，确保系统稳定运行。
同步电路与跨时钟域处理
亚稳态
首先厘清两个概念，同步电路与异步电路。在设计中，由同一PLL分出来的时钟，由于他们之间的相位和倍数关系都是可控的，所以这种时钟网络控制的电路也是同步电路。相反，由两个PLL出来的时钟，即使他们的频率一致，也是异步电路，因为他们的相位关系是未知的。
亚稳态概念
- 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。
- 当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。
- 在这个期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
亚稳态一般采用故障间隔平均时间来衡量：
t M E T = 采 样 时 钟 周 期 时 间 − 输 出 信 号 正 常 的 T c o 时 间 − 数 据 到 达 下 一 级 寄 存 器 的 输 入 端 口 的 其 它 延 时 时 间 T d a t a − 下 一 级 寄 存 器 T s u 时 间 + 时 钟 网 络 延 时 时 间 T c l k 2 − T c l k 1 t_{MET}=采样时钟周期时间-输出信号正常的Tco时间\\-数据到达下一级寄存器的输入端口的其它延时时间T_{data}\\-下一级寄存器Tsu时间+时钟网络延时时间T_{clk2}-T_{clk1} tMET=采样时钟周期时间−输出信号正常的Tco时间−数据到达下一级寄存器的输入端口的其它延时时间Tdata
最低0.47元/天 解锁文章
扫一扫
3万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
