荷兰风车

无焊盘设置

添加RC缓冲电路（上图红色线框住区域）可有效抑制振铃现象，但会增加开关切换损耗，降低效率。RC缓冲电路应当放置在紧靠开关节点和功率地处。在使用外部MOSFET开关的Buck转换器中，RC缓冲电路应当直接跨过下桥MOSFET的漏极和源极放置。RC缓冲电路的串联电容需要足够大，以便让抑制电阻能在电路谐振期间表现出稳定的谐振抑制效果。如果这个电容的值太大，它在每个开关周期中的充电放电过程就会造成过大的功率消耗。所以的取值通常取电路寄生电容值的3~4倍比较好。

wm、Vbr、Vcl、Ipp等，但还有个Pppm不晓得你注意过没有，它在表格中不会体现，通常是混杂在特性描述或大段的文字说明中。因为Ipp的数值是在给定脉冲电流波形下的形成的，而这个给定脉冲电流通常是10/1000us。不晓得你看过上图后，是否能够得出8/20us波形对应的Pppm是多少的答案。注意：横坐标时间轴是tp，表征脉冲的持续时间，相当于10/1000us波形中的td，而不是单纯的时间t。这里不做具体展开了，简单贴一幅图。10/1000us波形就是Tr=10us，Td=1000us所对应的波形。

定义buf在起始地址为0xC0000000的连续区域，这种方法简单高效，但是对于数量很多的变量，就麻烦不实用了。1.修改链接标本，定义一块区域取消1处勾选，自定义链接脚本，点击2处编辑定义一片区域，如上图（sdram_area）2.定义宏定义3.定义变量此时变量已经定义至指定区域。相较于方法1，无需自己严格计算绝对地址，更加便捷。

有些电路原理图是固定的，PCB布局也大体固定。这时候就会想，如果能把原理图和PCB布局联合起来就好了，画好原理图后，画PCB时那部分电路的布局也能直接拖出来，这样能极大的提高效率。其实，Cadence提供了将原理图和PCB布局结合起来做成一个module（模块）的功能。module可以称为复用模块、模块 或者 复用电路。下面将详细介绍如何做成module，以及如何使用module。

PCB载流分析

IR-CUT

瑞芯微RK3568控制板

关于STM32的USB驱动文章

部门管理总结，会不定时补充

有些信息在存储时，并不需要占用一个完整的字节， 而只需占几个或一个二进制位。例如在存放一个开关量时，只有0和1 两种状态， 用一位二进位即可。为了节省存储空间，并使处理简便，C语言又提供了一种数据结构，称为“位域”或“位段”。所谓“位域”是把一个字节中的二进位划分为几 个不同的区域，并说明每个区域的位数。每个域有一个域名，允许在程序中按域名进行操作。这样就可以把几个不同的对象用一个字节的二进制位域来表示。一、位 域的定义和位域变量的说明位域定义与结构定义相仿，其形式为：struct 位域结构名{.

在PCB设计中，对于时序要求严格的线路，Via和IC pin delay的长度必须得到重视，通过下面的操作，可将Via和Pin delay加入到线路长度的计算中。1st 计算Pin delay打开Constraint Manager，选择左侧Worksheet selector中Electrical类，选择Net下拉列表中的Routing，可对Min/Max Propagation Delays、和Relative Propagation Delay这2个子项进行Pin Delay设置。将光标放在P

wire与reg类型的区别：wire型数据常用来表示以assign关键字指定的组合逻辑信号。模块的输入输出端口类型都默认为wire型。默认初始值是z。reg型表示的寄存器类型。always模块内被赋值的信号，必须定义为reg型，代表触发器。默认初始值是x。reg 类型不一定是寄存器变量，例如组合逻辑中reg类型变量。reg相当于存储单元，wire相当于物理连线。Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。变量的每一位可以是0，1

很久没有关注DDR4和DDR5相关知识了，利用找工作在家休息间隙从网上下载了RK3568的原理图和6层板的PCB参考设计，将6层板改为4层板设计。 进行总结之前，先将设计时关于Allegro设计小技巧进行总结。 1.Dynamic unused pads supression 在设计DDR4进行控制或地址线分叉点阵设计时，众多via聚集在一起很容易参考GND或电源平面的碎片化，而造成信号返回电流从其他地方流过，如下图所示：如上图所示，...

DDR4-DRAM的工作原理其引脚按照功能可以分为7类：前3类为电源、地、配置。后4类为：控制信号、时钟信号、地址信号、数据信号电源、地、配置信号的功能很简单，在此不赘述。控制信号主要是用来完成DDR4与DDR4 Controller之间的状态切换。DDR4中最重要的信号就是地址信号和数据信号。如上DDR4芯片有20根地址线（17根Address、2根BA、1根BG），16根数据线。在搞清楚这些信号线的作用以及地址信号为何还有复用功能之前，我们先抛出1个问题。假如我...

1.基础知识点1.1 AC-DC基础分析 交流转直流电源功能框图如图1所示图1 以最常见的桥式整流电路来归纳总结，常见桥式电路简图如图2所示：图2 负载可分成三种情况，电阻负载、电感和电阻负载、电容和电阻负载。 ● 电阻负载 桥式整流电路计算主要参数如图3所示（平均输出电压和平均输出电流）：图3考虑到电网电压波动在±10%左右，所以整流二极管最大整流电流...

1、 测试芯片端蓝牙的指标测试仪器 ：蓝牙测试仪、网络分析仪（安捷伦 N4010A 或 8852B）等测试项目 ：常见射频的技术指标有输出功率、频偏、误差矢量 DEVM、接收灵敏度 Rx Sensitivity 等测试依据 ：1）AC69 系列蓝牙产品功率等级为 class2，实测基本在 0dBm 以上，可通过软件配置其发射功率大小2）AC69 系列产品要求蓝牙频偏 ± 20KHz 以内，由于蓝牙频偏、晶振选用以及铺地方式对 DEVM 影响大，要求天线和晶振部分铺地回路要好，并建议选用大明电子晶

SSTL_2的接口具有下述特性：·DDR存储器具有推挽式的输出缓冲，而输入接收器是一个差分级，要求一个参考偏压中点，VREF。因此，它需要一个能够提供电流和吸收电流的输入电压端。·在驱动芯片集的任何输出缓冲器和存储器模块上相应的输入接收器之间，我们必须端接一个布线跟踪或带有电阻器的插头。VTT电源的电流流向随着总线状态的变化而变化。因此，VTT电源需要提供电流和吸收电流 (source & sink)，如图4中红色和蓝色箭头所示。由于VTT电源必须在 1/2 VDDQ提供和吸收电流，

ALLEGRO对于图片的支持是非常不友好的，本人在工作闲暇之余摸索了几天总算将此问题解决了。其具体步骤如下：一、将其他各种格式图片转换为BMP单色位图图片，图下图所示：注意：保存BMP格式时一定要是单色位图图片，不能是16色位、24色位以及256色位位图，即需要将图片变成纯黑色。二、安装RATA Raster (BMP) To Allegro (IPF)图片转换工具，其运行界面如下： 在设置里面需要将线段宽度设置值不能小于4mil，像素比例可按照实际需求...

如果运放两个输入端上的电压均为0V，则输出端电压也应该等于0V。但事实上，输出端总有一些电压，该电压称为失调电压VOS。如果将输出端的失调电压除以电路的噪声增益，得到结果称为输入失调电压或输入参考失调电压。这个特性在数据表中通常以VOS给出。VOS被等效成一个与运放反相输入端串联的电压源。必须对放大器的两个输入端施加差分电压，以产生0V输出。VOS随着温度的变化而改变，这种现象称为漂移，漂移的大小随时间而变化。漂移的温度系数TCVOS通常会在数据表中给出，但一些运放数据表仅提供可保证器件在工作温度范围内