1 初始化流程图
所谓PCIe的初始化,是需要考虑主板上电后,PCIe EP设备需要经过怎么样的配置,CPU应用程序才能与之进行通信。如果从芯片设计角度考虑,则是解除复位后,PCIe系统需要经过如何配置应用层才可以与CPU的RC端进行通信。
上图为PCIe初始化的基本流程,需要注意的是,配置请求只能由CPU发起,即对应PCIe的RC端(Root Complex)。
2 PCIe设备连接图
PCIe EP设备外部会连接许多模块实现上述流程,比如应用层设置app_ltssm_enable和app_hold_phy_rst,一般会通过power_up模块实现。
一个PCIe EP设备的外围模式示意图如下:
上图中,CRG即clock and reset generate,是用于产生时钟复位的模块。
AXI接口一般为数据通路,如PCIe Controller通过PCIe_PHY接收到数据后,会将其通过AXI总线传输到axi_VIP,用于芯片内部模块间的通信。
msi/msix一般用于PCIe IP发送中断到CPU。