【PCIe小知识】详细解读PCI的配置空间Header

本文将介绍2种PCI配置空间Header，分别为Type0和Type1类型，如下图所示：

1 PCI设备（Agent）的配置空间Header

在PCI 设备的配置空间中包含了许多寄存器，这些寄存器决定了该设备在PCI总线中的使用方法，这里不会全部介绍这些寄存器，因为系统软件只对部分配置寄存器感兴趣，我们也将只解读这部分寄存器。

1.1 Device ID 和Vendor ID

这两个寄存器的值由PCI-SIG分配，只读。其中Vendor ID代表PCI设备的生产厂商，而Device ID代表这个厂商所生产的具体设备。如Intel公司的基于82571EB芯片的系列网卡，其Vendor ID为0x8086，而Device ID为0x105E。

1.2 Revision ID和Class Code

这两个寄存器只读。其中Revision ID寄存器记载PCI设备的版本号。该寄存器可以被认为是Device ID寄存器的扩展。

1.3 Header Type

该寄存器只读，由8位组成（0x0ch: [23:16]）。其中，

• 最高bit第7位为1表示当前PCI设备是多功能设备，为0表示为单功能设备；
• 第6~0位表示当前配置空间的类型，为0表示该设备使用PCI Agent设备的配置空间，普通PCI设备都使用这种配置头；为1表示使用PCI桥的配置空间，PCI桥使用这种配置头；其他数值一般都不太常用，这里不再赘述。

需要注意的是，系统软件需要使用该寄存器区分不同类型的PCI配置空间，该寄存器的初始化必须与PCI设备的实际情况对应，而且必须为一个合法值。

1.4 Cache Line Size

该寄存器记录HOST处理器使用的Cache行长度。在PCI总线中和Cache相关的总线事务，如存储器写并无效和Cache多行读等总线事务需要使用这个寄存器。值得注意的是，该寄存器由系统软件设置，但是在PCI设备的运行过程中，只有其硬件逻辑才会使用该寄存器，比如PCI设备的硬件逻辑需要得知处理器系统Cache行的大小，才能进行存储器写并无效总线事务，单行读和多行读总线事务。
如果PCI设备不支持与Cache相关的总线事务，系统软件可以不设置该寄存器，此时该寄存器为初始值0x00。对于PCIe设备，该寄存器的值无意义，因为PCIe设备在进行数据传送时，在其报文中含有一次数据传送的大小，PCIe总线控制器可以使用这个“大小”，判断数据区域与Cache行的对应关系。

1.5 Subsystem ID和Subsystem Vendor ID

这两个寄存器和Device ID和Vendor ID类似，也是记录PCI设备的生产厂商和设备名称。但是这两个寄存器和Device ID与Vendor ID寄存器略有不同，相当于它们的子ID。

1.6 Expansion ROM base address

有些PCI设备在处理器还没有运行操作系统之前，就需要完成基本的初始化设置，比如显卡、键盘和硬盘等设备。为了实现这个“预先执行”功能，PCI设备需要提供一段ROM程序，而处理器在初始化过程中将运行这段ROM程序，初始化这些PCI设备。Expansion ROM base address记载这段ROM程序的基地址。

1.7 Capabilities Pointer

在PCI设备中，该寄存器是可选的，但是在PCI-X和PCIe设备中必须支持这个寄存器，Capabilities Pointer寄存器存放Capabilities寄存器组的基地址，PCI设备使用Capabilities寄存器组存放一些与PCI设备相关的扩展配置信息。

1.8 Interrupt Line

这个寄存器是系统软件对PCI设备进行配置时写入的，该寄存器记录当前PCI设备使用的中断向量号，设备驱动程序可以通过这个寄存器，判断当前PCI设备使用处理器系统中的哪个中断向量号，并将驱动程序的中断服务例程注册到操作系统中。
该寄存器由系统软件初始化，其保存的值与8259A中断控制器相关，该寄存器的值也是由PCI设备与8259A中断控制器的连接关系决定的。如果在一个处理器系统中，没有使用8259A中断控制器管理PCI设备的中断，则该寄存器中的数据并没有意义。
在多数PowerPC处理器系统中，并不使用8259A中断控制器管理PCI设备的中断请求，因此该寄存器没有意义。即使在x86处理器系统中，如果使用I/O APIC中断控制器，该寄存器保存的内容仍然无效。目前在绝大多数处理器系统中，并没有使用该寄存器存放PCI设备使用的中断向量号。

1.9 Interrupt Pin

这个寄存器保存PCI设备使用的中断引脚，PCI总线提供了四个中断引脚INTA#、INTB#、INTC#和INTD#。Interrupt Pin寄存器为1时表示使用INTA#引脚向中断控制器提交中断请求，为2表示使用INTB#，为3表示使用INTC#，为4表示使用INTD#。
如果PCI设备只有一个子设备时，该设备只能使用INTA#；如果有多个子设备时，可以使用INTB ~ D#信号。如果PCI设备不使用这些中断引脚，向处理器提交中断请求时，该寄存器的值必须为0。值得注意的是，虽然在PCIe设备中并不含有INTA ~ D#信号，但是依然可以使用该寄存器，因为PCIe设备可以使用INTx中断消息，模拟PCI设备的INTA ~ D#信号。

1.10 Base Address Register 0~5

该组寄存器简称为BAR寄存器，在PCI设备复位之后，BAR寄存器保存PCI设备使用的地址空间的基地址，该基地址保存的是该设备在PCI总线域中的地址。其中每一个设备最多可以有6个基址空间，但多数设备不会使用这么多组地址空间。
系统软件对PCI总线进行配置时，首先获得BAR寄存器中的初始化信息，之后根据处理器系统的配置，将合理的基地址写入相应的BAR寄存器中。系统软件还可以使用该寄存器，获得PCI设备使用的BAR空间的长度，其方法是向BAR寄存器写入0xFFFF_FFFF，之后再读取该寄存器。
处理器访问PCI设备的BAR空间时，需要使用BAR寄存器提供的基地址。值得注意的是，处理器使用存储器域的地址，而BAR寄存器存放PCI总线域的地址。因此处理器系统并不能直接使用“BAR寄存器+偏移”的方式访问PCI设备的寄存器空间，而需要将PCI总线域的地址转换为存储器域的地址。
如果x86处理器系统使能了IOMMU后，这两个地址也并不一定相等，因此处理器系统直接使用这个PCI总线域的物理地址，并不能确保访问PCI设备的BAR空间的正确性。

1.11 Command

该寄存器为PCI设备的命令寄存器，该寄存器在初始化时，其值为0，此时这个PCI设备除了能够接收配置请求总线事务之外，不能接收任何存储器或者I/O请求。系统软件需要合理设置该寄存器之后，才能访问该设备的存储器或者I/O空间。在Linux系统中，设备驱动程序调用pci_enable_device函数，使能该寄存器的I/O和Memory Space位之后，才能访问该设备的存储器或者I/O地址空间。

1.12 Status

该寄存器的绝大多数位都是只读位，保存PCI设备的状态。

1.13 Latency Timer

在PCI总线中，多个设备共享同一条总线带宽。该寄存器用来控制PCI设备占用PCI总线的时间，当PCI设备获得总线使用权，并使能Frame#信号后，Latency Timer寄存器将递减，当该寄存器归零后，该设备将使用超时机制停止对当前总线的使用。
如果当前总线事务为Memeory Write and Invalidate时，需要保证对一个完整Cache行的操作结束后才能停止当前总线事务。对于多数PCI设备而言，该寄存器的值为32或者64，以保证一次突发传送的基本单位为一个Cache行。
PCIe设备不需要使用该寄存器，该寄存器的值必须为0。因为PCIe总线的仲裁方法与PCI总线不同，使用的连接方法也与PCI总线不同。

2 PCI桥（Bridge）的配置空间Header

PCI桥使用的配置空间的寄存器，如下图所示：

PCI桥作为一个PCI设备，使用的许多配置寄存器与PCI Agent的寄存器是类似的，如Device ID、Vendor ID、Status、Command、Interrupt Pin、Interrupt Line寄存器等，本节不再重复介绍这些寄存器。下文将重点介绍在PCI桥中与PCI Agent的配置空间不相同的寄存器。
与PCI Agent设备不同，在PCI桥中只含有两组BAR寄存器，Base Address Register 0~1寄存器。这两组寄存器与PCI Agent设备配置空间的对应寄存器的含义一致。但是在PCI桥中，这两个寄存器是可选的。如果在PCI桥中不存在私有寄存器，那么可以不使用这组寄存器设置BAR空间。
在大多数PCI桥中都不存在私有寄存器，操作系统也不需要为PCI桥提供专门的驱动程序，这也是这类桥被称为透明桥的原因。如果在PCI桥中不存在私有空间时，PCI桥将这两个BAR寄存器初始化为0。在PCI桥的配置空间中使用两个BAR寄存器的目的是这两个32位的寄存器可以组成一个64位地址空间。
在PCI桥的配置空间中，有许多寄存器是PCI桥所特有的。PCI桥除了作为PCI设备之外，还需要管理其下连接的PCI总线子树使用的各类资源，即Secondary Bus所连接PCI总线子树使用的资源。这些资源包括存储器、I/O地址空间和总线号。
在PCI桥中，与Secondary bus相关的寄存器包括两大类。一类寄存器管理Secondary Bus之下PCI子树的总线号，如Secondary和Subordinate Bus Number寄存器；另一类寄存器管理下游PCI总线的I/O和存储器地址空间，如I/O和Memory Limit、I/O和Memory Base寄存器。在PCI桥中还使用Primary Bus寄存器保存上游的PCI总线号。
其中存储器地址空间还分为可预读空间和不可预读空间，Prefetchable Memory Limit和Prefetchable Memory Base寄存器管理可预读空间，而Memory Limit、Memory Base管理不可预读空间。在PCI体系结构中，除了了ROM地址空间之外，PCI设备使用的地址空间大多都是不可预读的。

2.1 Subordinate Bus Number、Secondary Bus Number和Primary Bus Number

PCI桥可以管理其下的PCI总线子树。其中Subordinate Bus Number寄存器存放当前PCI子树中，编号最大的PCI总线号。而Secondary Bus Number寄存器存放当前PCI桥Secondary Bus使用的总线号，这个PCI总线号也是该PCI桥管理的PCI子树中编号最小的PCI总线号。因此一个PCI桥能够管理的PCI总线号在Secondary Bus Number~Subordinate Bus Number之间。这两个寄存器的值由系统软件遍历PCI总线树时设置。
Primary Bus Number寄存器存放该PCI桥上游的PCI总线号，该寄存器可读写。Primary Bus Number、Subordinate Bus Number和Secondary Bus Number寄存器在初始化时必须为0，系统软件将根据这几个寄存器是否为0，判断PCI桥是否被配置过。
不同的操作系统使用不同的Bootloader引导，有的Bootloader可能会对PCI总线树进行遍历，此时操作系统可以不再重新遍历PCI总线树。在x86处理器系统中，BIOS会遍历处理器系统中的所有PCI总线树，操作系统可以直接使用BIOS的结果，也可以重新遍历PCI总线树。而PowerPC处理器系统中的Bootloader，如U-Boot并没有完全遍历PCI总线树，此时操作系统必须重新遍历PCI总线树。

2.2 Secondary Status

该寄存器的含义与PCI Agent配置空间的Status寄存器的含义相近，PCI桥的Secondary Status寄存器记录Secondary Bus的状态，而不是PCI桥作为PCI设备时使用的状态。在PCI桥配置空间中还存在一个Status寄存器，该寄存器保存PCI桥作为PCI设备时的状态。

2.3 Secondary Latency Timer

该寄存器的含义与PCI Agent配置空间的Latency Timer寄存器的含义相近，PCI桥的Secondary Latency Timer寄存器管理Secondary Bus的超时机制，即PCI桥发向下游的总线事务；在PCI桥配置空间中还存在一个Latency Timer寄存器，该寄存器管理PCI桥发向上游的总线事务。

2.4 I/O Limit和I/O Base

在PCI桥管理的PCI子树中包含许多PCI设备，而这些PCI设备可能会使用I/O地址空间。PCI桥使用这两个寄存器，存放PCI子树中所有设备使用的I/O地址空间集合的基地址和大小。

2.5 Memory Limit和Memory Base

在PCI桥管理的PCI子树中有许多PCI设备，这些PCI设备可能会使用存储器地址空间。这两个寄存器存放所有这些PCI设备使用的，存储器地址空间集合的基地址和大小，PCI桥规定这个空间的大小至少为1MB。

2.6 Prefetchable Memory Limit和Prefetchable Memory Base

在PCI桥管理的PCI子树中有许多PCI设备，如果这些PCI设备支持预读，则需要从PCI桥的可预读空间中获取地址空间。PCI桥的这两个寄存器存放这些PCI设备使用的，可预取存储器空间的基地址和大小。
如果PCI桥不支持预读，则其下支持预读的PCI设备需要从Memory Base寄存器为基地址的存储器空间中获取地址空间。如果PCI桥支持预读，其下的PCI设备需要根据情况，决定使用可预读空间，还是不可预读空间。PCI总线建议PCI设备支持预读，但是支持预读的PCI设备并不多见。

2.7 I/O Base Upper 16 Bits and I/O Limit Upper 16

如果PCI桥仅支持16位的I/O端口，这组寄存器只读，且其值为0。如果PCI桥支持32位I/O端口，这组寄存器可以提供I/O端口的高16位地址。

2.8 Bridge Control

该寄存器用来管理PCI桥的Secondary Bus，其主要位的描述如下：

• Secondary Bus Reset位，第6位，可读写。当该位为1时，将使用下游总线提供的RST#信号复位与PCI桥的下游总线连接的PCI设备。通常情况下与PCI桥下游总线连接的PCI设备，其复位信号需要与PCI桥提供的RST#信号连接，而不能与HOST主桥提供的RST#信号连接。
• Primary Discard Timer位，第8位，可读写。PCI桥支持Delayed传送方式，当PCI桥的Primary总线上的主设备使用Delayed方式进行数据传递时，PCI桥使用Retry周期结束Primary总线的Non-Posted数据请求，并将这个Non-Posted数据请求转换为Delayed数据请求，之后主设备需要择时重试相同的Non-Posted数据请求。当该位为1时，表示在Primary Bus上的主设备需要在210个时钟周期之内重试这个数据请求，为0时，表示主设备需要在215个时钟周期之内重试这个数据请求，否则PCI桥将丢弃Delayed数据请求。
• Secondary Discard Timer位，第9位，可读写。当该位为1时，表示在Secondary Bus上的主设备需要在210个时钟周期之内重试这个数据请求，为0时，表示主设备需要在215个时钟周期之内重试这个数据请求，如果主设备在规定的时间内没有进行重试时，PCI桥将丢弃Delayed数据请求。