FPGA
学习不止
这个作者很懒,什么都没留下…
展开
-
ISE与modelsim的安装和使用
使用ISE调用modelsim进行仿真,需要分别安装破解ISE和modelsim,然后在modelsim中生成ISE的库。我将从网上找的文章链接贴在此处,以备后用。这篇文章包含了从安装开始到使用ISE调用modelsim进行仿真的全过程。一、 ISE的安装破解不赘述,安装最后添加lisence即可。二、modelsim的安装破解 有些破解方法modelsim使用一段时间后便无法原创 2014-02-23 19:50:36 · 4691 阅读 · 1 评论 -
Verilog一种检测信号上升沿的方法
在always@()模块下,不能再使用always@来检测上升沿或者下降沿,但有一种小算法,分享一下。假设要检测en的上升沿:always@(posedge clk)begin en_delay1 endalways@(posedge clk)begin if(en == 1 && en_delay1 == 0)begin//此处为检测en的上升沿原创 2014-03-20 09:38:31 · 17834 阅读 · 0 评论