PT32x00x存储器和总线构架

1 存储器和总线构架
1.1 系统构架
 一个驱动单元
 Cortex™-M0 内核系统总线(S-bus)
 四个被动单元
 内部 SRAM
 内部 Flash 闪存存储器
 AHB 所连接的所有外设
 AHB 到 APB 的桥，它连接的所有 APB 设备

1.1.1 系统总线
此总线连接 Cortex™-M0 内核的系统总线(外设总线)到总线矩阵，总线矩阵协调内核与外部总线的访问。
1.1.2 AHB/APB 桥(APB)
“AHB/APB 桥”在 AHB 和 APB 总线间提供同步连接。AHB 和 APB 的操作速度均与系统时钟SYS_CLK 同步。
连接到每个桥的不同外设的地址映射请参考表 1-1。在每一次复位过程当中，除 SRAM 以外的所有外设都被关闭。
注意：对 AHB 或 APB 总线上的寄存器进行 8 位或者 16 位操作时，由于数据字节以小端格式存放在存储器中，故有：

1. 读操作：该操作会被自动转换成 32 位的读，对应的数据将按照小端格式被存储在中间变量；
2. 写操作：总线和桥会自动将 8 位或者 16 位的写入数据扩展，并将缺失的高位补 0，以配合
   32 位的向量。
   1.2 存储器组织
   程序存储器、数据存储器、寄存器和输入输出端口被组织在同一个 4GB 的线性地址空间内。
   数据字节以小端格式存放在存储器中。一个字里的最低地址字节被认为是该字的最低有效字节，而最高地址字节是最高有效字节。
   1.3 嵌入式 SRAM
   PT32x00x 内置最大 2K 字节的 SRAM。它可以以字节、半字(16 位)或全字(32 位)访问。SRAM 的起始地址是 0x2000 0000。
   1.4 嵌入式 Flash 闪存
   PT32x00x 内置的闪存存储器可以用于在线编程(ICP)，在线编程(In-Circuit Programming–ICP)方式用于更新闪存存储器的全部内容，它通过 SWD 协议或系统加载程序(Bootloader)下载
   用户应用程序到微控制器中。ICP 是一种快速有效的编程方法，消除了封装和管座的困扰。
   高性能的闪存模块有以下的主要特性：
   最大 32K 字节的闪存存储器结构，下面罗列存储器的组成部分：
    主程序区
    Bootloader 区
    用户配置区
   通过片内闪存控制器 IFMC 可以便捷的控制 Flash 闪存，有关 IFMC 的详细信息，请参考”16 片内闪存控制器(IFMC)”。
   注意：PT32x00x 不支持中断向量表重映射，故不支持 IAP 应用。
   1.5 启动配置
   PT32x00x 支持两种启动模式：
    从主程序区启动
    从 Bootloader 区启动
   这两种启动模式都基于 Flash 片内闪存，通过特定的程序配置以实现不同的启动模式，而无需外部硬件的介入。
   注意：默认从主程序区启动，关于从 Bootloader 区启动的详细信息，请参考”16.3.6 系统启动配置”