对于支持电源完整性应用的硬件、封装和 PCB 设计人员来说，这是一个激动人心的时刻。市场上最新的电源和稳压器模块 （VRM） 的电流容量不断增加，以支持下一代半导体，如 FPGA、ASIC 和 GPU，用于数据中心的 AI/ML 应用，以及航空航天和国防行业的 RF、雷达和机载应用。目前市面上的 VRM 电流密度为每平方厘米 100A（连续）。
话虽如此，如果您想选择在设计中使用的电源，那么在将电源或 VRM 放入原理图之前，需要考虑哪些因素或采取哪些步骤？
阻抗测量的价值是什么？
首先，我们建议始终在供应商评估板 （EVM） 上测量电源或 VRM，或者如果没有供应商版本，则构建您自己的 EVM。阻抗测量以欧姆为单位，可以告诉我们有关电源控制回路的大量信息，包括稳定性。此外，我们可以更轻松地评估当前带有电源的 PDN 设计是否具有足够的电容来支持我们所需的应用。这里简单的要点是噪声跟随阻抗，因此 PDN 中的任何高 Q 阻抗峰值几乎总是对应于电压纹波、瞬态响应和 EMC/EMI 测量中看到的噪声。
让我们看一个使用德州仪器 （TI） TPSM8D6C24的示例。TPSM8D6C24 是一款高度集成、易于使用的非隔离式 DC/DC 降压电源模块，带有 PMBus。它提供两个 35A 独立输出或一个堆叠式 2 相 70A 输出。两个模块可以堆叠在一起，以实现 4 相 140-A 输出。
图 1 显示了使用 Bode 100 矢量网络分析仪、J2113A 差分放大器、P2102A 2 端口探头和 P9610A 混合模式电源的 TPSM8D6C24EVM-2PH 阻抗测量设置。如果需要，也可以使用 Bode 500 VNA 代替 Bode 100 进行此测量。EVM 提供 12.V，输出设置为 1V。
如果您想详细了解为什么使用 P2102A 2 端口探头对 PDN 阻抗测量很重要，请查看此博客。
图 1 - TPSM8D6C24EVM-2PH 阻抗测量设置
阻抗测量结果如图 2 所示。在 81 kHz 处看到的高 Q 值有力地表明该 VRM 的控制回路不稳定。
使用 Picotest 的 Steve Sandler 发明的无创稳定性测量 （NISM），我们看到稳定性裕度为 18.7 度，如图 3 所示，这与我们最初的观察结果一致。
图 2 - TPSM8D6C24EVM-2PH 阻抗测量结果
图 3 - 使用 NISM 进行 TPSM8D6C24EVM-2PH 阻抗测量稳定性分析
如何修复 VRM 不稳定
那么，如何解决这个设计中的这种不稳定性呢？
如图 4 所示，81 kHz 时的峰值电感为 12.2 nF，通过求解 Lpeak 的 EQ（1） 计算得出。
其中 XL 是阻抗峰值 81 kHz。
情商（1）
求解 Lpeak 生成 EQ （2）
均衡器（2）
为了确定在 81 kHz 处平坦化 12.2 nH 阻抗峰值所需的最小电容量，我们将求解 C 的 EQ（3）。然后，我们将 Zo 任意设置为等于我们所需的目标阻抗，即 1.5 mOhm，如图 4 所示。
均衡器（3）
根据 EQ（4），这产生了 5.4 mF 的额外电容，以修复 VRM 上的控制回路不稳定。这非常重要，它增加了此 VRM 设计的总占用空间（以增加更多电容）。这种 VRM 架构对于空间受限的航空航天和国防应用没有用（或不实用）。
情商（4）
图 4 - 使用 NISM 进行 TPSM8D6C24EVM-2PH 阻抗测量稳定性分析
如 VRM 数据表中的图 5 所示，这款 PMBus 控制的 VRM 具有多个内部寄存器，可以调整这些寄存器以更改控制回路设置，例如电流回路的增益选择，用于设置斜率补偿和补偿值。所有这些都将直接影响 VRM 的性能和稳定性。通过与德州仪器 （TI） 合作，我们收到了更新的寄存器配置，并将其加载到 VRM 上。
图 5 - TPSM8D6C24 平均电流模式控制框图
图 6 描述了 TI 为他们优化的 VRM 提供更新的寄存器设置后更新的阻抗结果。正如我们通过使用 NISM 所看到的，这种设计的稳定性边际刚刚大于 30 度。这不是我所说的稳定。
图 6 - 使用更新的寄存器设置进行 TPSM8D6C24EVM-2PH 阻抗测量 - 使用 NISM 进行稳定性分析
如果我们想提高稳定性，我们将再次需要增加更多的电容。通过再次使用 EQ（5），我们计算出需要额外的 2.1 mF 电容来修复 VRM 上的这种控制回路不稳定。这仍然非常重要，它仍然增加了围绕此 VRM 设计的总占用空间（以添加更多电容）。这种 VRM 架构对于空间受限的航空航天和国防应用，甚至对于数据中心应用都没有用（或不实用）。
情商（5）
这再次说明了为什么您永远不能信任供应商参考设计。如果您没有一个好的模型，可以通过从供应商处购买评估板或构建自己的评估板来解决这个问题。在 Signal Edge Solutions，这就是我们制作模型并支持这些测量的原因。如果您没有模型，那么这就说明了为什么在将供应商的设计复制到您的设计之前，必须测量供应商的设计。
包起来：
对于当前使用 QTYx4 470uF 钽帽的 70 Amp EVM 设计，这甚至不足以实现稳定的设计。让我们从另一个角度考虑这个问题：在 30kHz 时，您的阻抗（来自 VRM 控制环路）为 1.3 mOhm。因此，如果此 PDN 上有 60A 负载，则 0.8V 电源上的直流压降已经为 78mV。这是相当高的，通常不能作为任何设计的直流压降。对于此电流容量，此阻抗必须更低。如果您想使用此 VRM 来帮助使负载看起来更性感，则必须改进 EVM PDN 设计，并且可以进一步改进 VRM 控制设置。
在 EVM 设计发布之前，是否对此 VRM 设计进行了任何电源完整性分析？关键是所有这些都可以很容易地被发现。
一些快速测量和数学计算表明，我们仍然需要向电路板添加 2.1 mF 的额外电容来解决这个稳定性问题。虽然这比我们最初显示的 5.4 mF 要好，但 2.1 mF 并非微不足道。
引用：
扫一扫
633
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
