TDR阻抗会爬坡？ 别担心，不是你的错，你只是不够了解TDR！

在背板系统或任何长走线设计里，你大概都碰过这画面：

TDR 曲线一开始乖乖在 92 Ω，但越往末端、阻抗越爬越高，来到最高 97 Ω，心里瞬间凉半截

😒 ，「难不成... 板厂又翻车了吗？」

 

然后，当你去找板厂理论时，人家跟你讲，这很正常啊，咱们测了好几百张板子了，数据都是这样子跑的，还拿出过往的测试图给你看。 这到底...？

🔑 做任何决定前，先不要怀疑别人，想想自己是不是哪里搞错了。 🔑

这其实是TDR模拟或是测试时很常见的现象，尤其是当走线设计越长，这个爬坡的现象越明显，绝对不是说你的设计有问题，至于为什么会发生？ 本文带您从为何TDR被如此广泛地应用在SI领域，以及背后的基础理论，再来解析为何传输线测试时会有往上爬的现象，让您对TDR有更深一层的认识！

为何使用TDR？

TDR（Time-Domain Reflection），其实就像拿手电筒往线路里照，哪里断、哪里接不好，一眼就能看出来。 很多行业都得靠它找线路的哪里发生开路，而在信号完整性这圈子，TDR更是我们的日常武器。 设计阶段，工程师先在电脑里把每个零件，像是 Via、Connector、Trace，统统放到模拟软件里面去跑模拟，算出它们应该有的阻抗，确保通道的阻抗匹配。 板子打样做好后，还得把实际的板子，透过网络分析仪或阻抗量测机台，扫一遍真实阻抗曲线。 最后再把模拟图叠上量测图，比对每个波峰、波谷的位置是否接近，阻抗值差了多少，并确认设计时设定的参数，如材料的DK/DF是否与实际的一致，必要时还得透过切片，看看板子加工后的厚度与线宽/线距，整体比对起来如果很吻合，那我们才可以说模拟是靠谱的。