智能座舱架构与芯片- (7) 显示篇 下

5.3 DP/eDP

DisplayPort是由PC及芯片制造商联盟开发，由VESA(视频电子标准协会)所标准化发布的数字视频接口标准。该接口免认证、免授权金，主要用于视频源与显示器等设备的连接，并也支持携带音频、USB和其他形式的数据。
此接口的设计是为取代传统的VGA、DVI和FPD-Link（LVDS）接口。通过主动或被动适配器，该接口可与传统接口（如HDMI和DVI）兼容。

eDP(Embedded DisplayPort) 协议是针对DP（Display Port）应用在嵌入式方向架构和协议的拓展，所以eDP协议完全兼容DP协议。相对于DVI/HDMI来说，eDP具有高带宽、整合性好、相关产品设计简单，该接口已广泛应用于笔记本电脑、平板电脑、手机等其它集成显示面板和图像处理器的领域。

DP的系统架构：

DP由Source端和Sink端组成。其中Source端为图像发送端，一般是GPU等产生图像的设备。Sink端为播放端，一般为显示屏等设备。

eDP的系统架构：

DP与eDP的区别在于：

DP与eDP的主要区别，首先是DP可以通过有线线缆进行长距离(>2m)传输，用于设备之间的视频数据传输。而eDP一般用于板级，设备内部的视频数据传输。其次，由于接口外置，DP一般要求具备数字内容保护功能，即HDCP；而对于eDP来说，由于接口不外露，因此HDCP功能是可选的，几乎很少使用。

从系统架构图中可以看出，DP/eDP均需要包含3个主要组件：

1. Main-Link：

主链路是一个单向、高带宽、低延迟的信道，用以传输诸如未压缩的视频和音频的同步数据流。注意Main-Link可以为1 Lane，2 Lane或者4 Lane。其中每一lane是一对差分信号线。

每一条Lane上所传输的数据为8b10b编码，即8bit的数据源在TX端会被encoder，扩展为10bit，其中嵌入了时钟信息。在RX端进行decoder后，恢复为8bit编码的原始数据。因为这样的设计，在长距离的传输中，才能有更好的EMI电磁兼容性设计。同时，在数据Lane的传输中已经自带时钟信息，无需再额外使用一对时钟信号线。

由于Main link的这个特性，因此在每次启动DP传输之前，或者当检测到传输过程中发生错误之后，均需要启动一个Link training的过程。这个training主要是对连接器以及线缆上的信号损失进行补偿，以确保无错误的数据传输。

Training的过程将通过AUX CH来进行，当Source端检测到HPD信号时，认为有sink插入，即会启动DP training。

注：DP2.0协议时，将8b/10b编码改为了128b/132b编码，带宽利用率更高

下图是一个DP2.0 的Link training 流程示意图：

2. AUX CH：

Aux channel是一对半双工的双向数据通道，它被用来进行链接管理和设备控制等。

在Aux Channel 上传输的是自带时钟信号的曼切斯特编码，因此不需要传输时钟信号线。如下图所示：

从图上可见，第一个时钟周期检测到下降沿(从H到L)，信号为1；第二个时钟周期检测到上升沿(从L到H)，信号为0，以后类推。

3. HPD

Hot Plug Detect，一根单独的信号线，用来从Sink端向Source端发出中断，通知Sink设备已经插入。下图为一个DP系统的示意图：