FPGA 的基本结构（RAM/FPGA/SOC）

最新推荐文章于 2024-08-14 07:11:06 发布

单片机探索者bea

最新推荐文章于 2024-08-14 07:11:06 发布

阅读量1.2k

点赞数

分类专栏： XLINX项目系列-日常磨刀才能砍柴文章标签： fpga开发

本文链接：https://blog.csdn.net/jy6669991010/article/details/128017164

版权

本文介绍了FPGA的基本结构，包括基于SRAM的查找表（LUT）和可编程逻辑模块。LUT本质上是RAM，用于实现逻辑运算。FPGA内部还可以划分软内核和硬内核，前者灵活但功耗较高，后者效率高、功耗低。文章还提及了嵌入式处理器在FPGA中的应用以及配置模式，如并行、主从、串行和外设模式。

摘要由CSDN通过智能技术生成

FPGA 的基本结构

FPGA 可编程的特性决定了其实现数字逻辑的结构不能像专用 ASIC 那样通过固定的逻辑门电路来完成，而只能采用一种可以重复配置的结构来实现，而查找表(LUT)可以很好地满足这一要求，目前主流的 FPGA 芯片仍是基于 SRAM 工艺的查找表结构。

FPGA 芯片参数指标：包含可编程逻辑模块的数量、固定功能逻辑模块（如乘法器）的数目及存储器资源（如嵌入式 RAM）的大小。

在最底层的可配置逻辑模块（如片上的逻辑单元）上，存在着基本的两种部件：触发器和查找表（ LUT），而触发器和查找表的组合方式不同，是各个 FPGA 家族之间区别的重要依据，并且查找表本身的结构也可能各不相同（有 4 输入或 6 输入或其他）。

查找表（ Look-Up-Table）简称为 LUT，其本质上就是一个 RAM。目前 FPGA 内部中多使用 4输入的 LUT，每一个 LUT 可以看成一个有 4 位地址线的 RAM。

当用户在 EDA 工具上通过原理图或硬件描述语言设计了一个逻辑电路以后， FPGA 开发软件会自动计算逻辑电路的所有可能结果，并把真值表（即结果）事先写入 RAM 中。这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查找表操作，通过地址找到对应的 RAM 中的结果，最后将其输出。以实现数字逻辑 Y=A&B&C 的功能为例。如果是在专用 ASIC 中，为了实现该逻辑，逻辑门都已经事先确定好， Y 的输出值为两个逻辑与运算后的结果，其基本的实现结构如下图所示：