很多人做了很久的FPGA,知道怎么去给信号分配引脚,却对这些引脚的功能及其资源限制知之甚少;在第一章里对Zynq7000系列的系统框架进行了分析和论述,对Zynq7000系列的基本资源和概念有了大致的认识,然而要很好地进行硬件设计,还必须了解芯片的引脚特性,以确定其是否符合我们的选型要求,这些要求包括GTX引脚数目、select IO引脚数目、select IO引脚的资源配置情况、PS IO的数目及类型等。
1. Zynq7000系列引脚分类
Zynq7000系列引脚的分类是确定的,而各类引脚的数目则因芯片封装的不同而不同,(为了便于理解,本文所列引脚数目皆以XQ7Z045 FFG900封装为例,文章其他部分不再做出说明)其主要类型如下:
FFG900 |
引脚分类 |
引脚个数 |
备注 |
PS IO |
128 |
ARM处理系统的专用引脚 |
|
Select IO |
362 |
普通的FPGA引脚 |
|
Configuration Pins In Bank 0 |
17 |
Jtag类的一些引脚 |
|
GTX Pins |
16X4(16个通道,每通道两对差分引脚) |
高速串行收发引脚 |
|
XADC Pins |
32 |
模数转换引脚 |
1.1. Configuration Pins In Bank 0
Pin Name |
Type |
Direction |
Description |
DONE_0 |
Dedicated |
Bidirectional |
高有效,高代表配置完成 |
INIT_B_0 |
Dedicated |
Bidirectional |
低有效,表示配置存储器正在初始化 |
PROGRAM_B_0 |
Dedicated |
Input |
低有效,表示异步复位配置逻辑 |
TCK_0 |
Dedicated |
Input |
Jtag时钟信号 |
TDI_0 |
Dedicated |
Input |
Jtag数据输入 |
TDO_0 |
Dedicated |
Output |
Jtag数据输出 |
TMS_0 |
Dedicated |
Input |
Jtag模式选择 |
CFGBVS_0 |
Dedicated |
Input |
为bank0的配置引脚预选择电平标准,1表示bank0的供电电压为2.5或3.3;0表示bank0的供电电压为1.8 |
PUDC_B |
Multi-function |
Input |
上拉电阻配置引脚,配置Select IO在配置阶段或上电后的其上拉电阻是否使能。当接GND,表示不使能;接VCCO_34表示使能。 |
1.2. Power/Ground Pins
Pin Name |
Type |
Direction |
Description |
GND |
Dedicated |