XLINX系列之Zynq-7000系列DDR内存控制器详解

1DDR内存控制器介绍

DDR内存控制器支持DDR2，DDR3，DDR3L和LPDDR2设备，包括三个主要块：AXI存储器端口接口（DDRI），带有交易调度器（DDRC）的核心控制器和具有数字PHY（DDRP）的控制器。

它具有四个64位同步AXI接口的DDRI块接口，可同时为多个AXI主机提供服务，每个AXI接口都有自己的专用交易FIFO。

DDRC包含两个32输入内容可寻址存储器（CAM），以执行DDR数据服务调度，以最大限度地提高DDR内存效率。它还包含用于低延迟通道的飞频通道，以允许访问DDR存储器而不通过凸轮。

PHY处理来自控制器的读/写请求，并将它们转换为目标DDR内存的时序约束中的特定信号，来自控制器的信号由PHY使用，以产生通过数字物理的连接到引脚的内部信号， DDR引脚通过PCB信号迹线直接连接到DDR设备。

系统通过其四个64位AXI内存端口通过DDRI访问DDR，一个AXI端口专用于CPU和ACP的L2-Cache，两个端口专用于AXI_HP接口，第四端口由AXI互连上的所有其他主控器共享。

DDR接口（DDRI）仲裁来自八个端口的请求（四个读取和四个写入），仲裁器选择请求并将其传递给DDR控制器和事务调度程序（DDRC），仲裁基于请求等待的长度，请求的紧迫性以及作为先前请求的同一页面中的组合基础。

DDRC通过单个接口从DDRI接收请求，读取和写入流通过此接口，读取请求包括使用DDR的数据返回的标记字段，DDR控制器PHY（DDRP）驱动DDR交易。

2DDR内存控制