一、建立block文件bdf
1.QUARTUS 2 启动à New Projectà然后一路next,选择好芯片型号EMP240T100C5Nà选择好仿真器:Custom Verilog HDLàFINUSH
2.FileàNewàDevice Desing Files[ BlockDiagram/Schematic File]àOK
3.在文件中添加模块,实现好功能,并保存为 bdf 文件
二、进行时序仿真
4.Processingàstart Compilation
5.AssignmentsàPin Planner 配置引脚
6.ProcessingàGenerate Functional Simulation Netlist
7.ToolsàSimulation Toolà在Simulation mode选项卡内选择:Timing[时间] è选择对话框下面的 OPENà
在跳出的文件 vwf中添加端口信息。à可以对三八译码器的输入ABC进行设置为GROUP,命名为INPUT[2..0]à然后选中输入的组,设置值为COUNTà点击保存
8.再点击 START Compilation进行全编译
9.之后再点击Simulator Tool对话框中的 Start进行simulatorà最终点击Simulaor Tool对话框中的Report进行查看时序逻辑图。
三、进行功能仿真
10.进行功能仿真的话,此时需按9之前面步骤完成工作è最后全编译è再进行Processing à GenerateFunctional Simulation Netlist
11.ToolsàSimulation Toolà在Simulation mode选项卡内选择:Functional è选择对话框下面的 OPENà在跳出的文件vwf中添加端口信息。à可以对三八译码器的输入ABC进行设置为GROUP,命名为INPUT[2..0]à然后选中输入的组,设置值为COUNTà点击保存
12.再点击 START Compilation进行全编译à之后再点击Simulator Tool对话框中的 Start进行simulatorà最终点击Simulaor Tool对话框中的Report进行查看功能逻辑图。