verilog
文章平均质量分 66
lbaihao
zephyr,data structure, algorithm, protocol,darknet,architecture
展开
-
Verdi简介
如果你再仔细观察,还会发现如果要dump fsdb文件(Verdi支持的非标准波形文件),那么在旧版本的VCS编译的时候,还必须加上-P参数指定Verdi的PLI接口,为什么这么麻烦,因为这两个软件本来就不是一家公司设计的。除了源代码浏览器的标准功能,原理图,波形,状态机图和波形比较(用于比较FSDB格式的仿真结果),Verdi平台还包括使用时间流视图自动跟踪信号活动的高级功能,基于断言的调试,功耗感知调试以及事务和消息数据的调试和分析。下面的章节,让我们一起来探索Verdi的神秘世界吧。原创 2024-01-31 14:02:39 · 611 阅读 · 0 评论 -
Verilog 位拼接运算符 { }
位拼接运算符{ }用于将两个或多个信号拼接起来,表示一个整体的信号// 进位输出与和拼接在一起endmodule1234567因为如果a+b+cin产生了溢出位,正好被参与拼接中的cout所接收,就起到了简化表达式的作用// 设有寄存器store[7:0]12上面的代码通过拼接0和store的左侧7位实现了右移1位的操作// store 初值为1111_11111111_11110111_11110011_1111......1234。原创 2024-01-28 17:13:50 · 1051 阅读 · 1 评论 -
Verilog数组赋值
数组索引从0到3,所以可以通过以下方式访问每个元素:my_array[0], my_array[1], my_array[2], 和 my_array[3]。Verilog是一个使用数组的强大语言。my_2d_array[0][0], my_2d_array[0][1], my_2d_array[0][2], 和 my_2d_array[0][3]my_2d_array[1][0], my_2d_array[1][1], my_2d_array[1][2], 和 my_2d_array[1][3]原创 2024-01-28 14:08:50 · 3729 阅读 · 2 评论 -
verilog编程之乘法器的实现
先判断y的最低位是0还是1,如果是1,则需要把x加到部分积上,若为0,则需要把0加到部分积上(实际上加0的这个过程计算机并不执行,因为加0对部分积没有任何影响),x左移一位,之后再让y右移一位,若y为0,则循环结束,否则继续此循环过程。如果乘法还没开始(mult_begin == 0)或者乘法已经结束(mult_end == 1),则乘法有效信号(mult_valid)赋值0,也就是说此时没有进行有效的乘法。如果乘法有效(mult_valid == 1),则被乘数(multiplicand)左移一位。原创 2024-01-28 10:12:48 · 2188 阅读 · 0 评论 -
source insight 支持verilog 及使用技巧
Custom Languages - Source Insightsource insight 支持verilog 及使用技巧-CSDN博客原创 2024-01-27 09:34:14 · 323 阅读 · 0 评论 -
5.3 Verilog 带参数例化
(2) 当然,利用 defparam 也可以改写模块在端口声明时声明的参数,利用带参数例化也可以改写模块实体中声明的参数。(4) 那如果一个模块中既有在模块在端口声明时声明的参数,又有在模块实体中声明的参数,那这两种参数还能同时改写么?可能的解释为,在编译器看来,如果有模块在端口声明时的参数,那么实体中的参数将视为 localparam 类型,使用 defparam 将不能改写模块实体中声明的参数。如果你用带参数模块例化的方法去改写参数 MASK 的值,编译不会报错,MASK 也将被成功改写!原创 2024-01-13 16:02:07 · 1276 阅读 · 0 评论 -
Quartus II 13.1的安装及使用
Quartus II 13.1的安装及使用_quartus13.1-CSDN博客1.3 Verilog 环境搭建 | 菜鸟教程原创 2024-01-04 09:18:42 · 1786 阅读 · 0 评论 -
verilog 基础教程
过程赋值只有在语句执行的时候,才会起作用。非阻塞赋值属于并行执行语句,即下一条语句的执行和当前语句的执行是同时进行的,它不会阻塞位于同一个语句块中后面语句的执行。过程性赋值是在 initial 或 always 语句块里的赋值,赋值对象是寄存器、整数、实数等类型。阻塞赋值属于顺序执行,即下一条语句执行前,当前语句一定会执行完毕。verilog 过程赋值包括 2 种语句:阻塞赋值与非阻塞赋值。前面的仿真中,initial 里面的赋值语句都是用的阻塞赋值。阻塞赋值语句使用等号 = 作为赋值符。原创 2023-06-02 15:40:56 · 162 阅读 · 0 评论