lbaihao的专栏

[技术问答]HC32F460 是否有 RTC？在电池供电方案中该如何使用？_hc32f460 rtc-CSDN博客华大HC32A460 系列介绍（三）_华大单片机内部温度传感器-CSDN博客HC32F460PETB-LQFP100-华大半导体有限公司[【HC32F460开发板测评】（第二篇）HC32F460单片机的三种低功耗模式测评 - 国产芯片交流 -电子工程世界-论坛 -手机版

如果你再仔细观察，还会发现如果要dump fsdb文件（Verdi支持的非标准波形文件），那么在旧版本的VCS编译的时候，还必须加上-P参数指定Verdi的PLI接口，为什么这么麻烦，因为这两个软件本来就不是一家公司设计的。除了源代码浏览器的标准功能，原理图，波形，状态机图和波形比较（用于比较FSDB格式的仿真结果），Verdi平台还包括使用时间流视图自动跟踪信号活动的高级功能，基于断言的调试，功耗感知调试以及事务和消息数据的调试和分析。下面的章节，让我们一起来探索Verdi的神秘世界吧。

位拼接运算符{ }用于将两个或多个信号拼接起来，表示一个整体的信号// 进位输出与和拼接在一起endmodule1234567因为如果a+b+cin产生了溢出位，正好被参与拼接中的cout所接收，就起到了简化表达式的作用// 设有寄存器store[7:0]12上面的代码通过拼接0和store的左侧7位实现了右移1位的操作// store 初值为1111_11111111_11110111_11110011_1111......1234。

数组索引从0到3，所以可以通过以下方式访问每个元素：my_array[0], my_array[1], my_array[2], 和 my_array[3]。Verilog是一个使用数组的强大语言。my_2d_array[0][0], my_2d_array[0][1], my_2d_array[0][2], 和 my_2d_array[0][3]my_2d_array[1][0], my_2d_array[1][1], my_2d_array[1][2], 和 my_2d_array[1][3]

先判断y的最低位是0还是1，如果是1，则需要把x加到部分积上，若为0，则需要把0加到部分积上（实际上加0的这个过程计算机并不执行，因为加0对部分积没有任何影响），x左移一位，之后再让y右移一位，若y为0，则循环结束，否则继续此循环过程。如果乘法还没开始（mult_begin == 0）或者乘法已经结束（mult_end == 1），则乘法有效信号（mult_valid）赋值0，也就是说此时没有进行有效的乘法。如果乘法有效（mult_valid == 1），则被乘数（multiplicand）左移一位。

Custom Languages - Source Insightsource insight 支持verilog 及使用技巧-CSDN博客

1、Cgroup安装安装Cgroups需要libcap-devel和libcgroup两个相关的包2、Cgroup挂载配置3、常用的Cgroup相关命令和配置文件4、libcgroup Man Page简介。

支持TrustZone®的R7FA4M2AC3CFM、R7FA4M2AD3CFM、R7FA4M2AD3CFP、R7FA4M2AC3CFP高性能32位微控制器。

(2) 当然，利用 defparam 也可以改写模块在端口声明时声明的参数，利用带参数例化也可以改写模块实体中声明的参数。(4) 那如果一个模块中既有在模块在端口声明时声明的参数，又有在模块实体中声明的参数，那这两种参数还能同时改写么？可能的解释为，在编译器看来，如果有模块在端口声明时的参数，那么实体中的参数将视为 localparam 类型，使用 defparam 将不能改写模块实体中声明的参数。如果你用带参数模块例化的方法去改写参数 MASK 的值，编译不会报错，MASK 也将被成功改写！

Quartus II 13.1的安装及使用_quartus13.1-CSDN博客1.3 Verilog 环境搭建 | 菜鸟教程

在CAN通信过程中，发送方（发送节点）发送数据给接收方（接收节点）后，通常情况下，接收方会在成功接收数据后对发送方进行确认。值得注意的是，CAN总线上的通信波形是数字信号，高电平（被动，recessive）和低电平（主动，dominant）的变化代表着数据位的传输。如果它检测到主动状态的位，这意味着至少有一个节点已经确认了帧的接收。通信错误：CAN总线具有差错检测和处理机制，如果发送方的数据在传输过程中出现错误，接收方会发送错误帧来指示出现了通信错误，发送方可能因为自身问题而无法正确识别这个错误帧。

GitHub - nxp-mcuxpresso/mcux-sdk-examples: MCUXpresso SDK ExamplesMCUXpresso SDK_面向Kinetis、LPC和i.MX MCU的软件开发 | NXP 半导体https://www.nxpic.org.cn/document/list-926/

0xFFFF)) // 大于1M的存储，实际中发现了：0xFFFF，而且一个可能的STM32F1假芯片也发现了这个问题！addressTmp9 += 0x400 ) // 清除程序区。#define SWD_AUTO_ADDRESS_ADD_VALUE 0x400 // 特别警告：STM32F0系列的地址自动增加大小为：1024个，而不是F1和F4的4096个！

该代码使用STM32F103C8T6作为调试器，通过JTAG接口连接目标设备。调试器通过GPIO控制JTAG接口的时钟和数据线，实现JTAG协议的相关功能。该代码实现了读取寄存器和读取内存的功能，可以用于基本的ARM MCU离线调试。需要注意的是，该代码仅供参考，实际应用需要根据具体的需求进行修改和优化。

SWD协议使用两根线（SWDIO和SWCLK）实现调试功能，相比于JTAG协议而言，SWD协议的引脚数量更少，因此更加适合于成本和空间有限的应用场景。需要注意的是，实现SWD离线调试器需要具备一定的硬件和软件开发能力，需要熟悉SWD协议的规范和相关开发工具的使用。总之，ARM SWD协议是一种简单、高效、低成本的调试协议，被广泛应用于ARM Cortex-M系列微控制器的调试和开发中。实现SWD协议：根据SWD协议的规范，实现SWD协议的相关功能，例如初始化SWD接口、读写寄存器、读写内存等。

python PIPE进程通信

pyOCD 目录结构。

from pyocd.probe.aggregator import DebugProbeAggregatorfrom pyocd.board.board import Boardfrom pyocd.core.helpers import ConnectHelperfrom pyocd.core.target import Targetimport loggingfrom pyocd.flash.file_programmer import FileProgrammerfrom pyocd.co

简易JTAG线缆一端连接到PC的并口，另一端连接到目标板的JTAG接口，PC并口中的数据、I/O管脚通过一个74XX244单向驱动芯片与目 标板JTAG口的TMS、TCK、TDI、TDO、TRST信号线相连，然后用PC上的软件来模拟JTAG所遵守的IEEE 1149.1标准协议，从而访问、控制目标板上处理器的I/O管脚状态，也就能访问、控制挂接在处理器总线上的flash芯片的I/O管脚，实现将数据写 入flash芯片中的功能。如果TMS信号在下一个TCK上升沿处于低电平，则TAP进入Pause-DR状态。