LeeYLong
这个作者很懒,什么都没留下…
展开
-
【入职前需要问清的问题】
入职前需要问清的问题1 薪资情况2 福利待遇3 试用期情况4 工作时间5 合同情况6 岗位发展7 工作情况原创 2024-03-14 08:00:00 · 1680 阅读 · 0 评论 -
【硬件工程师面经整理31_非技术问答(主管面)】
为什么要来XX对这个岗位工作的了解你期待一个怎么样的工作环境工作强度大/是否愿意加班,怎么看压力大的时候怎么办?个人优势/性格优缺点。团队协作你觉得最重要的是什么未来有什么职业规划如果都给你发了offer你会怎么选?期待的年薪/月薪对手机系统设计了解电子手表为什么会形成方表盘和圆表盘两种流派如果你作为领导,如何使自己的无人机产品竞争过大疆反问环节(可以问不限于以下的其它感兴趣问题)原创 2024-03-13 08:15:00 · 1428 阅读 · 0 评论 -
【硬件工程师面经整理30_工艺现状】
产业规模:中国器件产业规模不断扩大,已经形成了一定的产业链和产业集群,包括了器件设计、制造、封装测试、设备和材料等方面,同时还包括了一些相关服务和支持领域。制造能力:中国器件制造能力正在不断增强,已经建立了一定规模的生产基地和生产线,能够批量生产一些大规模集成电路、光电器件和功率半导体器件等产品。总体来说,中国器件工艺发展现状已经取得了一些重要进展,但与发达国家相比,仍存在一定差距,需要进一步提高工艺水平、创新能力和产业规模,努力推进中国的器件产业发展。原创 2024-03-13 08:00:00 · 433 阅读 · 0 评论 -
【硬件工程师面经整理29_FPGA】
1 nand nor的区别,速度差异的原因?2 nand驱动方式?3 异步信号处理方法4 异步FIFO的深度是如何计算的5 异步复位同步释放的优缺点6 问了FPGA的内部组成?7 LE中查找表的实现原理?8 IOB的主要组成部分?9 静态、动态时序模拟的优缺点。10 CDC跨时钟域11 全局时钟域与局部时钟的区别?原创 2024-03-12 08:15:00 · 953 阅读 · 0 评论 -
【硬件工程师面经整理28_其它】
1 怎么画时钟线2 LVTTL和LVCMOS电平的是否可以直接互连?3 IC设计流程原创 2024-03-12 08:00:00 · 899 阅读 · 0 评论 -
【硬件工程师面经整理27_其它】
1 片选空间2 嵌入式系统的地址空间3 对x86架构有多少了解?4 存储中有哪几个重要的参数?5 提升代码效率和稳定性的方法原创 2024-03-11 08:55:07 · 937 阅读 · 0 评论 -
【硬件工程师面经整理26_其它】
1 霍尔传感器原理2 DMA和中断的引发2.1 RS485和RS232区别3 局域网传输介质有哪几类?4 DSP和单片机的区别5 stm32最小系统6 ADC采样每一个核都会有误差,不会是一根真好的曲线,然后该怎么调整。7 AD转换的精度由什么影响?什么样的AD转换速度最快?原创 2024-03-11 08:50:41 · 898 阅读 · 0 评论 -
【硬件工程师面经整理25_AD】
1 AD设计电路全流程2 ad和cadence区别-逻辑上的区别原创 2024-03-09 08:00:00 · 474 阅读 · 0 评论 -
【硬件工程师面经整理24_其它】
1 功放线性指标调试方法 22 功放线性指标之间的关系 23 光衰减器的原理 24 材料硬度由什么决定? 35 晶振市场失效率? 36 原码、反码和补码 3原创 2024-03-09 08:00:00 · 897 阅读 · 0 评论 -
【硬件工程师面经整理23_存储器】
1 存储器-RAM/ROM/外部存储器1.1 RAM/ROM存储结构和区别1.1.1 RAM/ROM区别:1.2 单端口、伪双端口、双端口ram 有什么接口有什么不同1.3 分布式RAM与块RAM有什么区别?1.4 查找表与触发器是怎么构成分布式RAM的?1.5 DRAM怎么进行读写操作;1.5.1.1 如何refresh1.6 SDRAM1.6.1 SDRAM设计难点主要在什么地方?1.6.2 刷新请求问题1.7 SRAM的地址线和传输线计算2 EMIF总线原创 2024-03-08 08:00:00 · 1115 阅读 · 0 评论 -
【硬件工程师面经整理22_EMC】
1 EMC指标由哪几部分组成; 22 干扰源有哪些 23 差模干扰的消除 2原创 2024-03-07 08:15:00 · 978 阅读 · 0 评论 -
【硬件工程师面经整理21_其它】
1 为何电源的滤波电路常常是大电容配合小电容滤波 22 小信号敏感信号是什么,如何保护敏感信号 23 555定时器 24 CMOS不用输入管脚该怎么处理。 35 为什么一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大? 36 S11和反射系数和插损的关系 37 眼图的功能 48 电路时间常数的物理意义 4原创 2024-03-07 08:00:00 · 1047 阅读 · 0 评论 -
硬件工程师面经整理20_阻抗匹配
因此,在设计互连线路时需要考虑这些因素,通过特殊的布线方式、板材选用、阻抗匹配电路等手段来控制互连链路的阻抗特性,以确保数字电路的性能和可靠性。微波电路的匹配电阻指的是在微波频段内,由于电路阻抗的不匹配会导致信号反射和能量损耗的问题,因此需要采用匹配电阻来优化电路的性能。PCB板层结构:PCB板的层结构,包括板层数、信号线所在的层以及信号线与地层之间的距离等,都会对差分信号线的阻抗产生影响。不同的板材具有不同的介电常数,因此在设计过程中需要选择合适的板材,并根据其特性来计算和调整差分信号线的几何参数。原创 2024-03-06 08:00:00 · 1130 阅读 · 0 评论 -
【硬件工程师面经整理19_建立时间和保持时间】
建立时间是指在一个时钟上升沿或下降沿之前,数据输入必须已经被稳定为有效信号,以确保数据能够被正确地采集和处理。简而言之,它是在时钟变化前,数据必须稳定的最短时间。保持时间是指在一个时钟上升沿或下降沿之后,数据输入必须维持不变的最短时间,以确保数据能够被正确地采集和处理。简而言之,它是在时钟变化后,数据必须保持不变的最短时间。建立时间和保持时间是由具体数字电路的设计和时序要求决定的。如果输入信号的变化在建立时间和保持时间限制之内,则输出信号可以正确地被采集和处理。原创 2024-03-06 07:45:00 · 464 阅读 · 0 评论 -
【硬件工程师面经整理18_Smith圆图】
若文中任何内容侵犯了您的合法权益,请相关权益人及时与我联系,我将立即进行核实并采取适当措施,包括但不限于删除相关内容或更新文章以消除影响。**在Smith圆图上,源阻抗表示为圆心,而负载阻抗表示为圆图上的一个点。具体来说,通过将负载阻抗在Smith圆图上移动到特定位置,使其与传输线特性阻抗形成纯电阻或纯电抗的组合,从而实现匹配。例如,反射系数表示为Smith圆图上的一个点,而驻波比则表示为圆图上两个点之间的距离。Smith圆图是用于阻抗匹配和网络分析的工具,它是一种将复阻抗表示为坐标的图形。原创 2024-03-05 08:00:00 · 351 阅读 · 0 评论 -
【硬件工程师面经整理17_RC电路】
RC电路画一个RC电路,计算电容两端电压,画出电容电压时间曲线由电阻R和电容C组成的电路称为阻容电路,简称RC电路。从元件的连接的角度来看,又分RC串联电路与RC并联电路。原创 2024-03-05 08:00:00 · 1180 阅读 · 0 评论 -
【硬件工程师面经整理16_电路设计篇】
1 画一个1.8V转3.3V升压电路。 22 用NMOS设计一个双向电平转换电路,及原理 23 三分频电路的设计 3原创 2024-03-04 07:15:00 · 2169 阅读 · 0 评论 -
【硬件工程师面经整理15_低通/高通/带通滤波器】
当较低的频率通过该系统时,没有或几乎没有什么输出,而当较高的频率通过该系统时,将会受到较小的衰减。的信号输入这一滤波器时,由于C1容抗已很小,故对信号无衰减作用,这样该滤波器具有让高频信号通过,阻止低频信号的作用。【工作原理】需要注意的是,在使用过程中,滤波器并不能够将期望频率范围外的所有频率完全衰减掉,尤其是在所要的通带外还有一个被衰减但是没有被隔离的范围。然而,电感器 L 提供的电抗随着频率的增加而增加,因此高频信号在 L 上产生,但低于截止频率 fc 的信号在电感器 L 上产生可忽略不计的电压。原创 2024-03-04 07:00:00 · 1260 阅读 · 0 评论 -
【硬件工程师面经整理14_整流滤波电路】
在0~π期间B1次级上端为正下端为负,D1正向导通,电源电压加到R1上,R1两端的电压上端为正下端为负,其波形如图2-3-7(b)所示,其电流流向如图2-3-8所示;在π~2π期间B1次级上端为负下端为正,D2正向导通,电源电压加到R1上,R1两端的电压还是上端为正下端为负,其波形如图2-3-7(c)所示,其电流流向如图2-3-9所示。在 2π~3π、3π~4π等后续周期中重复上述过程,这样电源负半周的波形被“削”掉,得到一个单一方向的电压,波形如图2-3-3(b)所示。电感滤波电路图见图2-3-26。原创 2024-03-02 13:39:40 · 877 阅读 · 0 评论 -
【硬件工程师面经整理13_电容电阻电感等效电路】
RL为串联电阻,CL为寄生旁路电容,他们是由分布电容和电阻带来的综合效应。①电容的等效电路是由一个电容和一个电阻组成的,其中电阻称为ESR(Equivalent Series Resistance,等效串联电阻)。在真实情况下,一个电容会被表示成由“一个电容+一个电阻+一个电感”组合而成的形式,电感称为ESL(Equivalent Series Inductance,等效串联电感)。在高频交流下,须考虑电阻元件的引线电感L0和分布电容C0的影响,其等效电路图如下所示,图中R为理想电阻。原创 2024-03-03 19:15:00 · 409 阅读 · 0 评论 -
【硬件工程师面经整理12_逆变器篇】
通过PWM控制器产生控制信号,控制上桥臂中的两个开关管和下桥臂中的两个开关管的导通和截止,使得输出电压的波形符合要求。当上桥臂中的开关管1和下桥臂中的开关管4导通时,电源正极将通过开关管1流入变压器的一端,变压器的另一端会输出正向电压;反之,当上桥臂中的开关管2和下桥臂中的开关管3导通时,电源正极将通过开关管3流入变压器的一端,变压器的另一端会输出负向电压。全桥逆变器的基本工作原理:全桥逆变器由四个开关管组成,通过开关管的控制来改变电路的导通状态,从而将直流电压转换成交流电压。逆变电路的基本工作原理。原创 2024-03-02 13:57:58 · 1325 阅读 · 0 评论 -
【硬件工程师面经整理11_传输线理论】
1 传输线理论 21.1 为什么较细的传输线特性阻抗高 21.2 传输线损耗由哪几部分组成? 2原创 2024-03-02 12:38:30 · 411 阅读 · 0 评论 -
【硬件工程师面经整理10_硬件测试相关】
1 硬件测试相关 21.1 示波器的管脚有几个,分别是?如何选择 21.2 测量100mhz的波形? 21.3 用万用表R×1K电阻档测某一个二极管时,正向和反向测量阻值,结果两者均近于1000kΩ,这说明该二极管(完好、短路、断路、无法判断) 21.4 什么时候用*1,*10表笔 31.5 串扰是什么 31.6 上升时间1ns的信号,用多少的示波器比较好 31.7 频谱仪幅度调整具体含义 3原创 2024-03-02 12:34:19 · 1000 阅读 · 0 评论 -
【硬件工程师面经整理9_器件选型标准】
若文中任何内容侵犯了您的合法权益,请相关权益人及时与我联系,我将立即进行核实并采取适当措施,包括但不限于删除相关内容或更新文章以消除影响。在本文中,我借鉴了互联网上的一些内容,以总结面试经验和技巧。然而,由于个人经验和认知的局限性,本文的总结可能存在不准确或遗漏之处。因此,我真诚地欢迎读者朋友们提出宝贵的意见和建议,以帮助我改进和完善这些内容。器件选型是电子产品设计中至关重要的环节,正确的器件选型可以保证产品的性能、可靠性、成本和生产周期等方面得到最佳的平衡。不同的电阻类型有不同的功能。原创 2024-03-01 17:11:08 · 574 阅读 · 1 评论 -
【硬件工程师面经整理8_协议相关】
协议相关。原创 2024-03-01 17:09:43 · 1193 阅读 · 1 评论 -
【硬件工程师面经整理7_接口相关】
DDR3是一种SDRAM(同步动态随机存储器)类型,它的布局和布线技巧是非常重要的。2. DDR3的电源和地线应该尽可能短,且应该尽可能靠近芯片。在FLY-BY走线中,数据信号在从内存芯片到主板控制器的过程中,首先经过一个预定的内部延迟,然后按顺序在一系列内部锁存器中传输,最终到达主板控制器。相对于传统的封装技术,BGA封装可以提供更高的密度和更好的热性能,因此在现代电子产品中得到广泛应用,例如CPU、GPU、DDR3内存等。DDR3是一种常用的高速内存类型,其性能取决于DDR3布局的质量。原创 2024-02-29 16:57:42 · 1413 阅读 · 0 评论 -
【硬件工程师面经整理6_运放相关】
理解:任何一个放大器,无论开环连接或者反馈连接,当两个输入端都接地时,理论上输出应该为0,但运放内部两输入支路无法做到完全平衡,导致输出永远不会是0。此时保持放大器负输入端不变,而在正输入端施加一个可调的直流电压,调节它直到输出直流电压变为0V,此时正输入端施加的电压的负值即为输入失调电压,用VOS表示。失调电流:单片运放的制造工艺趋于使电压反馈运放的两个偏置电流相等,但不能保证两个偏置电流相等。反向放大:优点:两个输入端电位始终近似为零(同相端接地,反相端虚地),只有差模信号,抗干扰能力强;原创 2024-02-29 16:41:48 · 917 阅读 · 0 评论 -
【硬件工程师面经整理5_晶体管搭建逻辑门电路拓展】
用1个NPN和1个PNP搭建的与门,当A和B均为高电平时,T4和T6都导通,Y为高电平。③ 三极管或门:在二极管或门基础上,可以加一个NPN三极管,也可以组成或门,A和B只要有一个高电平,T5就会导通,Y会由低电平变为高电平;当A和B都为低电平时,T5才截止,Y为低电平。⑤ 三极管或非门:用2个PNP三极管搭建的或非门,A和B只要有一个高电平,Y就为低电平;当A和B都为低电平时,T9和T10均导通,Y为高电平。当A为高电平时,T1截止,T2导通,Y为低电平;当A为低电平时,T1导通,T2截止,Y为高电平。原创 2024-02-28 10:29:32 · 889 阅读 · 0 评论 -
【硬件工程师面经整理4_高速信号】
【硬件工程师面经整理4_高速信号】原创 2024-02-28 10:10:56 · 972 阅读 · 0 评论 -
【硬件工程师面经整理3_PCB篇】
硬件工程师面经整理3_PCB篇原创 2024-02-28 10:00:36 · 1096 阅读 · 0 评论 -
【硬件工程师面经整理2_电源篇】
硬件工程师面经整理_电源篇原创 2024-02-27 18:35:18 · 1383 阅读 · 0 评论 -
【硬件工程师面经整理1_器件篇】
硬件工程师面经_器件篇原创 2024-02-27 17:22:10 · 1413 阅读 · 0 评论