verilog
文章平均质量分 87
jliang981
这个作者很懒,什么都没留下…
展开
-
Verilog例子整理(转载)
【例5.6 】用fork-join 并行块产生信号波形`timescale 10ns/1ns module wave2; reg wave; parameter cycle=5; initialforkwave=0;#(cycle) wave=1;#(2*cycle) wave=0;#(3*cycle) wave=1;#(4*cycle) w转载 2014-03-22 20:02:16 · 6857 阅读 · 0 评论 -
ISE报错问题集锦(转载)
1、XST - "ERROR:Xst:902 - .v, line xx: Unexpected event in always block sensitivity list."解决方法:Resolution 1XST does not currently support logical operators in the sensitivity list. Because these转载 2014-03-22 19:15:08 · 5968 阅读 · 0 评论 -
简单实用的按键去抖Verilog实现
和单片机用软件实现消抖是一样的原理,这里有一个采样时钟,对按键输入信号进行采样,用两个计数器对高低信号持续时间进行计时,当达到阈值时,就认为信号稳定,输出稳定的信号。一下是代码,为了方便仿真时间,设定采样持续时间为4个时钟周期。module key_fangdou(clk,key_in,key_out);parameter SAMPLE_TIME = 4;input转载 2014-05-14 20:30:40 · 3419 阅读 · 0 评论 -
同步FIFO和异步FIFO的Verilog实现
FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据, 其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。 FIFO一般用于不同时钟域之间的数据传输,比如FIFO的一端是AD数据采集, 另一端是计算机转载 2014-05-14 20:29:26 · 18256 阅读 · 4 评论 -
Verilog HDL按键消抖
module key_led(clk,rst_n,key_in,led_out);input clk; //50Minput rst_n;input [3:0] key_in;output [3:0] led_out;reg [19:0] count;reg [3:0] key_scan; //按键扫描值always @(posedge clk or neged转载 2014-05-14 20:31:34 · 2894 阅读 · 0 评论