见文章:verilog case,if语句情况不全包含会生成锁存器_组合逻辑中的case-CSDN博客
时序逻辑电路会生成触发器,而触发器是有使能端(en)的,使能端无效时就可以保存数据,无需锁存器。
立减 ¥
请填写红包祝福语或标题
红包个数最小为10个
红包金额最低5元
抵扣说明:
1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。 2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。