【Vivado——FPGA硬件调试(四)】快速替换Debug Probes

在使用Vivado Logic Analyzer调试时,常会遇到这样的情形:当前阶段需要观测信号xa_reg,下一阶段需要观测xb_reg,两个阶段原始设计并没有改变,只是需要将xa_reg替换为xb_reg。此时,一种方法是回到综合后的设计,通过Setup Debug重新设置待观测信号,这样固然...

2018-12-25 11:27:31

阅读数 228

评论数 0

【Vivado——FPGA硬件调试(三)】Vivado与SDK的联合调试方法——使用ILA

首先介绍一下我的硬件平台:使用的开发板为米联客出的MIZ702,这个开发板与ZedBoard是兼容的。 Vivado硬件调试有几种手段:ILA(集成逻辑分析器Integrated Logic Analyzer)、VIO(虚拟I/O Virtual Input/Output)、Jtag-to-AX...

2018-12-25 11:16:00

阅读数 309

评论数 0

【Vivado——FPGA硬件调试(二)】 例化ILA核

Vivado环境下,FPGA硬件调试方法很多,但常用方法主要围绕 ILA核展开。 ILA核简介 ILA是Vivado下的一个Debug IP核,类似于片上逻辑分析仪。在上一篇文章中,我们介绍了mark debug + set up debug,抓取信号的实时波形,调试工程;其中set up d...

2018-12-18 20:45:06

阅读数 397

评论数 0

【Vivado——仿真】读写文件攻略

1.Vivado仿真读文件 在VIvado自带仿真器中,读文件不需要预先打开要读取的文件,也不需要将文件加入Vivado工程内部,只需要利用系统函数readmemh、readmemb就可以了(readmemh表示读取16进制数、readmemb表示读取二进制数),文件路径必须是绝对路径。函数使用...

2018-11-16 17:34:44

阅读数 1131

评论数 0

【ZYNQ-7000开发之六】使用PS控制DDR3的读写

  本编文章的目的主要用简明的方法在纯PS里对DDR3进行读写。 本文所使用的开发板是Miz701  PC 开发环境版本:Vivado 2015.4 Xilinx SDK 2015.4 10.0本章难度系数★☆☆☆☆☆☆ 10.1 搭建硬件工程 Step1:新建一个名为为Miz701_s...

2018-10-26 09:29:48

阅读数 267

评论数 0

【ZYNQ-7000开发之四】PS读写PL端BRAM

本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享,通过zynq PS端的Master GP0端口向BRAM写数据,然后再通过PS端的Mater GP1把数据读出来,将结果打印输出到串口终端显示。 涉及到AXI BRAM Controller 和 Block Meme...

2018-10-26 09:24:08

阅读数 303

评论数 0

【Vivado——仿真】vivado与modelsim的联合仿真

vivado软件中也自带仿真工具,但用了几天之后感觉仿真速度有点慢,至少比modelsim慢挺多的。而modelsim是我比较熟悉的一款仿真软件,固然选它作为设计功能的验证。为了将vivado和modelsim关联,需要进行一些设置,下面一一介绍。 一、在vivado中设置modelsim(即第...

2018-10-13 17:42:13

阅读数 172

评论数 0

【Vivado——FPGA硬件调试 (一)】mark_debug

Vivado和ISE相比ChipScope已经大幅改变,很多人都不习惯。在ISE中称为ChipScope而Vivado中就称为in system debug。下面就介绍Vivado中如何使用debug工具。 Debug分为3个阶段: 1. 探测信号:在设计中标志想要查看的信号 2. 布局布线:给...

2018-09-30 15:14:48

阅读数 207

评论数 0

【ZYNQ-7000——开发之五】:AXI DMA读写FIFO

此文是转载自 http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html 我在测试AXI DMA时参考了这个文章,调通了xilinx官方的axidmatest.c 环境:uboot:2015.4    kernel...

2018-06-26 14:26:29

阅读数 1801

评论数 0

提示
确定要删除当前文章?
取消 删除
关闭
关闭