通用Makefile文件的编写


BIN := ./bin
SRC := ./src
INC := ./include
OBJ := ./objs


ALL_SOURCES := $(wildcard $(SRC/*.c)
ALL_OBJECTS := $(patsubst %.c,%.o,$(notdir $(ALL_SOURCES)))
OBJECTS     := $(foreach file,$(ALL_OBJECTS), $(OBJ)/$(file))
MODULE      := main
TARGET      := $(BIN)/$(MODULE)
CC          := gcc
CFLAGS      := -g -Wall -I$(INC)


$(TARGET):$(OBJECTS)
    $(CC) $(CFLAGS) -o $@ $^
    
$(OBJECTS):$(OBJ)/%.o:$(SRC)/%.c
    $(CC) $(CFLAGS) -o $@ -c $<


.PHONY:clean
clean:
    #find $(OBJ) -name *.o -exec rm -rf {}\;
    rm -rf $(OBJECTS)
    rm -rf $(TARGET)

目录结构:


文件结构:



阅读更多
版权声明:本文为博主原创文章,未经博主允许不得转载。 https://blog.csdn.net/liusaoren/article/details/79962249
文章标签: Makefile
个人分类: C/C++
上一篇Linux C通过socket获取网络设备ip地址的方法
下一篇常用Linux Shell命令
想对作者说点什么? 我来说一句

编译Linux内核模块的简单Makefile

2012年12月23日 278B 下载

没有更多推荐了,返回首页

关闭
关闭