- 博客(2)
- 资源 (15)
- 收藏
- 关注
转载 基于Verilog HDL的有限状态机
1.有限状态机 1.1 概述 有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。状态机特别适合描述那些发生有先后顺序或者有逻辑规律的事情,其实这就是状态机的本质。状态机就是对具有逻辑顺序或时序规律的事件进行描述的一种方法 在实际的应用中根据状态机的输出是否与输入条件相关,可将状态机分为两大类,即摩尔 (Moore) 型状态机
2015-11-25 21:16:34 862
原创 Verilog4位2选1多路选择器
题目描述通过使用ISE软件进行4位2选1多路选择器的设计与实现。题目解读这是一个很基本的Verilog语法,4位就是指输入的数是一个四位2进制的数,具体表达为4‘b1000等等
2015-11-06 10:32:03 14733 1
数据库管理系统原理与设计part2
2016-06-17
数据库管理系统原理与设计.part2
2016-06-17
数据库管理系统原理与设计.part1
2016-06-17
matlab宝典
2016-04-14
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人