日子 生活如流水一般，不曾停留一刻。面对着2009年的Calendar，逝去的1月份犹如往世。依稀可以看到使用油性笔在1月1、2、3号划下的痕迹；遥想当年，告别08，迎接09；也曾有梦想，也曾告诉自己，新的历程开始了。恍恍惚惚，忙碌中结束了春节前的工作。记得1月22号，放假的那一天，破天荒的为了20台设备调试到很晚归去。。。。春节回来后，收拾春节前的尾巴，似乎整日忙碌。。。。从2月1号开始调试，
关于集电极开路（OC）或漏极开路（OD）输出的结构 我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的
吉姆·罗杰斯 吉姆·罗杰斯 吉姆·罗杰斯(Jim.Rogers)国际著名的投资家和金融学教授。他具有传奇般的投资经历。从他与金融大鳄索罗斯创立的令人闻之色变的量子基金到牛气十足的罗杰斯国际商品指数（RICI），从两次环球投资到被Jon Train’s Money Masters of Our Time，Jack Schwager’s Market Wi
JTAG基础 IEEE 1149.1 标准规定了一个四线串行接口(第五条线是可选的)，该接口称作测试访问端口 (TAP)，用于访问复杂的集成电路 (IC)，例如微处理器、DSP、ASIC 和 CPLD。 除了 TAP 之外，混合 IC 也包含移位寄存器和状态机，以执行边界扫描功能。 在 TDI(测试数据输入)引线上输入到芯片中的数据存储在指令寄存器中或一个数据寄存器中。 串行数据从 TDO(测
送别，朋友 今天是2008年7月15日，还有大约一个月的时间，就是我来深圳一周年了。回想这一年，在宏电公司里学到了很多东西，但是和自己一年前的规划相差太远了。 记得当时在实习期过后的转正答辩中，阐述我的理想是做一个嵌入式开发工程师。当时打动了我们的开发Boss，我留下来了，工作也是很顺利。领导们都很照顾我，给我安排好的工作来做，赋予我重任，同时也不主动给与我工作上的压力。可是，我自己呢？计
晶振电路设计 一份电路在其输出端串接了一个22K的电阻，在其输出端和输入端之间接了一个10M的电阻，这是由于连接晶振的芯片端内部是一个线性运算放大器，将输入进行反向180度输出，晶振处的负载电容电阻组成的网络提供另外180度的相移，整个环路的相移360度，满足振荡的相位条件，同时还要求闭环增益大于等于1，晶体才正常工作。 晶振输入输出连接的电阻作用是产生负反馈，保证放大器工作在
RS-485接口电路的硬件设计 1）总线匹配。 总线匹配有两种方法,一种是加匹配电阻,位于总线两端的差分端口VA与VB之间应跨接120Ω匹配电阻,以减少由于不匹配而引起的反射、吸收噪声,有效地抑制了噪声干扰。但匹配电阻要消耗较大电流,不适用于功耗限制严格的系统。 另外一种比较省电的匹配方案是RC 匹配,利用一只电容C 隔断直流成分,可以节省大部分功率,但电容C的取值是个难点,需要在功耗和匹配质量间进行折
关注
