用D触发器实现时钟分频

核心思路：用D触发器构成移位寄存器，输出循环序列

2倍分频

最简单，只用生成01的循环脉冲

always @ (posedge clk or posedge rst)
begin
if (rst)
O_clk <= 0;
else
O_clk <= ~O_clk;
end

9倍分频

输出000001111循环脉冲，实现占空比非50%的9分频。

如果要求占空比为50%的9分频电路，就用下降沿的D触发器打一拍，将两个信号相或后输出即可。

禾赛科技手撕代码 50%占空比 3分频