数字集成电路与系统设计-电科 个人笔记（下）

第四章 时序验证和分析

性能的时序描述包括

• 信号和周围电路的接口偏移量offset
• 内部路径的延迟delay

HDL中用于时序检查的系统任务

常见任务

$setup （待检测事件，参考事件，限量值）要越快越好

$hold（参考事件，待检测事件，限量值）要足够长

$period

$setuphold（参考事件，待检测事件，建立限制，保持限制）

$skew

$width

$nochange

时序验证需要考虑

1. 门的传播延时
2. 两个门之间的延时
3. 时钟延时
4. I/O的范围
5. 器件的限制

两种时序验证的办法

• Dynamic Timing Analysis（DTA 动态时序分析）
  • 加事件激励信号
  • 直接的
• Static Timing Analysis（STA 静态时序分析）
  • 路径分析
  • 间接的

异步FIFO设计实例