（二）同步与异步

同步电路

电路中所有受时钟控制的单元，全部由一个统一的全局时钟控制。

1. 优点：
   1. 在同步设计中，EDA工具可以保证电路系统的时序收敛，有效避免电路设计中竞争冒险现象。
   2. 由于触发器只能在时钟边缘改变取值，很大程度减少整个电路受毛刺和噪声的影响可能。
2. 缺点：
   1. 由于触发器与时钟原点的距离不同，产生时钟偏斜（Clock skew）和时钟抖动（Clock Jitter）。
   2. 时钟树综合需要假如大量的延迟单元，使得电路的面积和功耗大大增加。

同步时钟定义分类

1. 同源同频同相位
2. 同源同频不同相位，固定的相位差（可以理解为同源时钟下两个时钟因为路径不同而导致的偏移）

1. 同源不同频但存在整数倍分频比