2017年04月_hi请叫我学霸

08月 07月 04月 02月 01月

原创【FPGA】关于ISE调用modelsim缺少仿真文件

原因，缺少编译库（我之前在13.1中生成过1次，后来重装了软件，把编译库给丢掉了，所以要重新生成）1从Windows的Start Menu开始，Xilinx ISE Design Suite 14.7 —〉EDK —〉Tools —〉Compile Simulation Libraries按照提示编译好library，编译的library输出目录是： D:\Xilinx\14.7\IS

2017-04-30 15:16:35 3139 2

转载 IBUFDS、IBUFGDS和OBUFDS

IBUFDS、IBUFGDS和OBUFDS都是差分信号缓冲器，用于不同电平接口之间的缓冲和转换。IBUFDS 是差分输入的时候用，OBUFDS是差分输出的时候用，而IBUFGDS则是时钟信号专用的输入缓冲器。下面详细说明： IBUFDSDifferential Signaling Input Buffer with Selectable I/O Interf

2017-04-26 11:39:13 18671

转载 DCM与PLL

The DCM is a Digital Clock Manager - at its heart it is a Delay Locked Loop. This has the ability to deskew a clock, generate different phases of the clock, dynamically change the phase of a clock,

2017-04-24 22:04:54 943

转载常用UCF语句

下面介绍几种常用的约束语句，以备查阅。 NET "clk0" TNM_NET = "sys_clk_grp"; #在时钟网线clk上附加一个TNM_NET约束，把clk0驱动的所有同步元件定义为一个名为sys_clk的分组#使用TIMESPEC约束sys_clk_grp的周期TIMESPEC "TS_ sys_clk_grp " = PERIOD " sys_clk_g

2017-04-19 18:31:44 2574

转载 ISE中RTL Schematic和Technology Schematic之间的区别

After XST synthesis is completed, I am able to view both RTL and technology schematic.I frequently observe discrepancies between these two schematics.What is the difference between them?

2017-04-17 16:31:12 5230

转载 bram和dram区别

Dram和bram区别： 1、bram 的输出需要时钟，dram在给出地址后既可输出数据。 2、bram有较大的存储空间，是fpga定制的ram资源；而dram是逻辑单元拼出来的，浪费LUT资源 3、dram使用更灵活方便些补充：在Xilinx Asynchronous FIFO CORE的使用时，有两种RAM可供选择，Block memo

2017-04-16 21:13:45 2198