晶振之负性阻抗

一、什么是负性阻抗

值得注意的是，负性阻抗并不是晶振本身的产品参数，而是振荡线路整体的一项重要特性参数。
二、负性阻抗的要求
一个稳定的振荡回路，振荡电路的负性阻抗NR必须大于晶振的负载电阻RL，有些厂商要求NR是负载电阻RL的3~5倍，有些厂商要求是5~10倍，一般认为NR大于负载电阻RL的5倍是比较保险的，也是通用的准则。
例如，晶振的负载电阻RL阻抗为40Ω ，则振荡电路的负性阻抗的绝对值必须在200Ω 以上，才能形成稳定的振荡回路。
三、如何测量负性阻抗

Step1：连接测试环境如下图所示，將 DUT 的 XI/XO 接 上 Crystal 和 C1/C2 电容。（电容值依据IC datasheet）

Step2：:将 VR调整成 0 Ω 并启动DUT。

Step3：将有源探头（loading < 1pF）接上 XO 的位置，以避免 XI and XO 间 loading 不平均的問題。调整示波器到可以看到clock波形为止。

Step4：慢慢调高 VR的值直到 clock波形消失，之后往回调整，直到重新启动DUT 而 clock 波形还会出现为止。注意：调大VR的过程中，clock的幅度会越来越小直至消失，而不是突然消失。

Step5：用万用表记录下此时VR的值，即为该振荡电路的负性阻抗。

四、负性阻抗不满足要求怎么办

1、更换ESR较小的晶振，以减小RL；

2、适当减小Ci（Cg）和增加Co（Cd），以减小RL。

参考资料：

https://blog.csdn.net/lxc1014/article/details/38846263

https://wenku.baidu.com/view/c967fac22cc58bd63186bd13.html

https://wenku.baidu.com/view/d2b7d5294b73f242336c5fc9.html
---------------------
作者：硬件菜鸟备忘录
原文：https://blog.csdn.net/impossible1224/article/details/80966683
版权声明：本文为博主原创文章，转载请附上博文链接！