lzr232的博客

在vivado的Tcl Console键入：write_project_tcl F:/LZR/lzr_fpga/self_test/AD7386_TCL/AD7386.tcl；路径“F:/LZR/lzr_fpga/self_test/AD7386_TCL/AD7386.tcl”为.tcl文件保存路径；语句执行完成后可以在指定路径目录下找到生成的.tcl文件；把.tcl中列出的依赖文件（.v, .xci, ip核等）拷贝到.tcl文件的目录下；上图这些文件都在src文件夹内；

定点浮点数

你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。分析：撤销：Ctrl/Command + Z重做：Ctrl/Command + Y加粗：Ctrl/Command + B斜体：Ctrl/Command + I标题：Ctrl/Command + Shift + H无序列表：Ctrl/Command + Shift + U有序列表：Ctrl/Command + Shift +

UVM学习记录-仅供参考

竞争与冒险是逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称过渡干扰脉冲）的现象。在门电路中，**两个输入信号同时向两个相反方向的逻辑状态转换，即一个从低电平变为高电平，一个从高电平变为低电平，或反之，称为竞争。**由于竞争而在电路的输出端可能产生尖峰脉冲的现象称为冒险。竞争不一定会产生冒险，但冒险就一定有竞争。判断是否存在竞争常见的方法就是判断逻辑门的输出端的状态函数在一定的条件下能够简化为A与非A的相乘或相加，则电路存在竞争现象。消除竞争冒险的方法常见有4种：1）修改逻辑设计，这主要包

一、电子设计系统的面积优化与速度优化1、资源优化：①资源共享：针对数据通路中耗费逻辑资源较多的模块，通过选择、复用的方式共享使用该模块，达到减少资源使用、优化面积的目的；②逻辑优化：使用优化后的逻辑进行设计，可以明显减少资源的占用；③串行化：将原来耗用资源巨大、单时钟周期内完成的并行执行的逻辑块分割开，提取出相同的逻辑模块（一般为组合逻辑块），在时间上利用该逻辑模块，用多个时钟周期完成相同的功能，其代价是工作速度被大为降低。2、速度优化①流水线设计：复杂组合逻辑之间添加寄存器的方法，是最常用的

1. SDRAM功能与原理SDRAM（Synchronous Dynamic Random Access Memory），同步动态随机存储器。同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证存储的数据不丢失，因为SDRAM中存储数据是通过电容来工作的，大家知道电容在自然放置状态是会有放电的，如果电放完了，也就意味着SDRAM中的数据丢失了，所以SDRAM需要在电容的电量放完之前进行刷新；随机是指数据不是线性依次存储，而是自由指定地址进行

quartusⅡ中ROM IP核的原理与使用RAM IP核使用原理用来实现从快速时钟域到慢速时钟域的处理或慢速时钟域到快速时钟域的处理。对于一些数据可以先不发出，先把它存储起来，等到了一定的数目再发出。ROM只能读出数据，不能写入数据。在进行ip核名命的时候一定要注意规范 比如我们数据的存储宽度为8位，存储深度为256 则命名的名字为rom_8_256，rom是要进行初始化的，常常使用hex文件或mif文件对ROM进行初始化。IP核调用过程（1）（2）（3）单时钟和双时钟的意思分别为输入

IIC总线的工作原理和作用IIC总线原理IIC 即 inter-integrated-circuit，又称 I2C 一种总线结构。一般有两根信号线，一根是双向的数据线SDA，另一根是时钟线SCL。所有接到I2C总线设备上的串行数据SDA都接到总线的SDA上，各设备的时钟线SCL接到总线的SCL上。下图给出最经典IIC总线连接方式：由一个MCU作为主机，通过IIC总线带3个从机的单主机IIC总线系统。IIC总线作用该总线使各电路分割成各种功能的模块，并进行软件化设计，各个功能模块电路内都有集成一个

FPGA中求信号上升沿与下降沿1.对信号打拍always @ (posedge Clk) //对输入信号打三拍begininputs_reg1 <= inputs;inputs_reg2 <= inputs_reg1;inputs_reg3 <= inputs_reg2;if (inputs_reg2 == 1’b1 && inputs_reg3 == 1’b0)begin…end…end2.求信号上升沿与下降沿wire pos_signal =

FPGA编程中"打拍"关于FPGA中“打一拍”的含义，我们可以理解为把某个信号延迟了一个时钟周期，推而广之：“打两拍”就是延迟两个时钟周期，“打n拍”就是延迟n个时钟周期。“打一拍”的目的很简单，就是为了FPGA中时序的正确性！！！！（为了保证FPGA输入输出接口的时序，一般会要求将输入管脚首先打一拍再使用，输出接口也要打一拍再输出FPGA。将信号打一拍的方法是将信号通过一次寄存器，而且必须在IOB里面的寄存器中打一拍。因为，从FPGA的PAD到IOB里面的寄存器是有专用布线资源的，而到内部其他寄存器没

复高斯白噪声的产生randn(1,Number)产生Number点均值为0，方差为1的高斯白噪声代码中的1/sqrt（2）使得复高斯白噪声的方差(即功率为1)。数学上看，noise=N(0,1)/sqrt(2)+j*N(0,1)/sqrt(2); 相加的两部分独立同分布（IID）则E[noise] = 0 ； D[noise] = D[N(0,1)/sqrt(2)]+D[N(0,1)/sqrt(2)]=1/2+1/2=1所以noise为复高斯白噪声注意：从数学上看，abs(noise) =

一、概念英文名称：white Gaussian noise; WGN定义：均匀分布于给定频带上的高斯噪声；所谓高斯白噪声中的高斯是指概率分布是正态函数，而白噪声是指它的二阶矩不相关，一阶矩为常数，是指先后信号在时间上的相关性。这是考察一个信号的两个不同方面的问题。高斯白噪声：如果一个噪声，它的幅度服从高斯分布，而它的功率谱密度又是均匀分布的，则称它为高斯白噪声。热噪声和散粒噪声是高斯白噪声。二、matlab举例Matlab有两个函数可以产生高斯白噪声，wgn( )和awgn( )。WGN：

通信中的定义在通信里，复基带等效系统的噪声是复高斯噪声，其分布就是circularly symmetric complex Gaussian。你可以理解为我们通常意义的噪声，因为不是circularly symmetric的高斯噪声我们在通信里从来不用考虑。下面是产生m行n列的 CN(0, sigma^2)噪声(randn(m,n)+1i*randn(m,n))*sigma/sqrt(2)“circular” means the variance of the real and imaginary p

MATLAB中施密特正交化的实现:function b=Schmidt_orthogonalization(a)[m,n] = size(a);if(m<n)error(‘行小于列，无法计算，请转置后重新输入’);returnendb=zeros(m,n);%正交化b(:,1)=a(:,1);for i=2:nfor j=1:i-1b(:,i)=b(:,i)-dot(a(:,i),b(:,j))/dot(b(:,j),b(:,j))*b(:,j);endb(:,i)=b(

步骤一：       在已有的外貌框架中为我们的菜单项鼠标右键添加消息处理程序，用来处理当我们对该菜单项进行点击时能够传递某些东西。如下图所示：在这时我们就会看到一个弹出的向导对话框，记住添加的事件处理程序在DrawView类中，这时我们就会发现改ID的好处了，我们就能对这些事件处理程序进行很好的区分，而不是一堆数字。如下图所示：用同样的方法添加想要...

1、新建一个VS2017项目：2、在资源管理器中设置页眉标题；![(https://img-blog.csdnimg.cn/20191129105916590.PNG?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2x6cjIzMg==,...