自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(7)
  • 资源 (26)
  • 收藏
  • 关注

原创 通信中符号速率与数字带宽的对应关系

数据传输速率有几种说法(比特率=传信率、符号率=码元率=调制速率、数据带宽)。波特率由基带传输中决定,比如从单片机中用SPI发送出来的数据,使用的SPI时钟频率为5MHZ,即每秒传输出来5M比特数据。那么他的比特率就是5M,从而(一个符号用几个比特表示)就可以近视得到他的波特率。波特率描述的是基带信号(01101100)在模拟载波中对应的变化快慢;比如:数据01101100是bpsk数据,即一个符号=1个比特。也就是比特率=调制速率。调相之后,载波相位0时候表示基带信号的0,相...

2020-07-15 18:10:39 946

原创 vivado中fir插值滤波器使用

1.在matlab中通过fdatool工具设计相关滤波器(常用的低通,高通,带通等),导出coe文件,或者直接在file中导出;注意:要在量化的界面选择自己的量化位宽,这里方便对应fir的coe文件;如下图:2.然后打开vivado中的ip catalog,选择fir,将我们导出的coe文件放入对应的路径(这里的工程实例:将25msp数据插值到125msps)。如下图:对应的时序仿真如下图:fir作为我们常用的符号速率变速工具,可以比我们手写滤波器来的方便快捷很多。仅供大

2020-07-15 17:24:43 609

原创 FPGA四种基本的设计思想

本文讨论的四种常用FPGA/CPLD设计思想与技巧:乒乓操作、串并转换、流水线操作、数据接口同步化,都是FPGA/CPLD 逻辑设计的内在规律的体现,合理地采用这些设计思想能在FPGA/CPLD设计工作中取得事半功倍的效果。FPGA/CPLD的设计思想与技巧是一个非常大的话题,由于篇幅所限,本文仅介绍一些常用的 设计思想与技巧,包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起工程师们的注意,如果能有意识地利用这些原则指导日后的设计工作,将取得事半功倍的效果!乒乓操作“乒乓

2020-07-13 12:13:14 182

原创 FPGA进行多路并行插值滤波(多相滤波)的实现原理

 多相滤波器的基本概念是把FIR滤波器分割成若干较小的单元,然后组合这些单元的结果。首先,让我们考虑一个基于常规8抽头FIR滤波器的抽取子系统的符号表示,如图11所示(为了使用这些例子,我们假设抽取因子为M = 4 )。    图11 基于传统的8抽头FIR滤波器的抽取器的符号表示  现在让我们假设主时钟正在以某一频率fHz运行。像往常一样,在滤波操作之后任何不要的样本将被丢弃,但这样做是低效率的,因为这意味着是以完全的时钟频率在进行滤波。用另一种方式来看这种操作,即在每个时钟时刻,每个抽头

2020-07-11 21:28:37 970

原创 vivado中设置多核编译

1.在tcl console中输入set_param general.maxThreads <value> 设置的时候不用添加<>;2.配置好后,report一下,看一下自己的编译用到了自己电脑的几个线程,不建议全部用到自己电脑的线程,在进行实现的过程中会造成CPU超频,导致莫名其妙的死机。3.单击右键custominzed command然后按照下面的步骤操作就可以了开发过程中,通过添加线程的方法可以在一定程度上缩短我们的编译时间。供大家开发参考...

2020-07-11 21:17:41 1233

原创 利用matlab分析ila导出的csv文件

1.首先通过ila导出文件(注意:尽量对信号进行signed量化,默认是16进制,导出后还需转成16进制,为了方便,建议)用excel即可打开,如下图:2.将目标信号另存为xlsx文件,我这里另存为 dac_data_100.xlsx,然后用matlab函数读出。data=xlsread('dac_data_100.xlsx');N_sample = length(data); % Sampling points ,it's better being power of...

2020-07-05 18:07:31 302

原创 解决vivado生成bit出现约束错误的办法

本人用viva'do2019.1进行项目开发工作时(ku085),在添加了部分输出io约束时,生成bit出错。现象为:When generating a bitstream,the following error messages occur:ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) valu.

2020-07-04 12:35:55 623

电子系统设计与实战STM32 FPGA控制版

电子系统设计与实战STM32 FPGA控制版,可以从arm以及fpga的角度去进行系统开发,同时为zynq系列的熟悉起到了触类旁通的作用!

2018-05-21

数字电路与FPGA设计实验教程

数字电路与FPGA设计实验教程,从数字电路的基本原理出发,小到寄存器,D触发器以及典型的数字电路,真值表,以及所有数电中基本的经典概念都有涉及

2018-05-21

跳频通信以及有关跳频图案的解析

跳频通信以及有关跳频图案的解析,思路清晰,值得借鉴

2018-08-10

嵌入式深度理解

嵌入式深度理解,很全面

2017-06-30

一种有限域上除法快速实现算法

有助于crc校验的理解,从有限域的整体理解crc校验,有公式相关的论证以及代码流程

2017-11-11

基于QUARTUS Ⅱ的FPGA_CPLD数字系统设计实例

基于QUARTUS Ⅱ的FPGA_CPLD数字系统设计实例,特别详细得介绍了应用实例

2018-05-09

数学建模算法与程序-司守奎

数学建模算法与程序

2017-05-19

test_SNR.m

对采样数据进行SNR分析,通过工程项目验证,可以使用。将此文件作为主main函数就可以,调用或者添加均可

2020-07-05

cadence教程轻松学.ppt

2017-04-19

基于FPGA的目标跟踪系统设计与实现.pdf

2017-05-10

AVI视频格式.pdf

2017-04-18

电子工程师必须掌握的电路图集锦

电子工程师必须掌握的电路图集锦,对于常用到的基本电路在原理上有明确的阐述

2017-11-07

putty_V0.63.0.0.43510830.exe

2017-04-18

MSP430单片机原理与应用——MSP430F5xx-6xx系列单片机入门、提高与开发[任保宏,徐科军][电子教案(PPT版本)].zip

msp430开发

2017-04-26

STM32F4xx中文参考手册.pdf

2017-04-19

fpga时序约束

第九章-XILINX-FPGA设计技术1-时序约束,对于xilinx旗下fpga时序约束以及结合pcb布局走线计算时延具有参考意义

2017-11-01

Crack_QII_14.0_Windows密码12345.rar

破解安装

2017-04-26

LoraLowEnergyDesign_STD.pdf

lora设计

2017-05-03

Keil用户手册.chm

2017-04-19

stm32_f105-07_f2_f4_usb-host-device_lib.zip

2017-04-19

DDR2控制和FPGA实现.pdf

DDR2和FPGA

2017-05-10

Cortex M3权威指南(中文).pdf

2017-04-19

python-2.7.9.amd64.msi

支持64位

2017-05-03

vivado_2037

vivado license 绝对可用

2017-07-03

电路设计技术与技巧%28第2版%29.pdf

电路设计技巧

2017-04-26

FPGA数字信号处理与工程应用实践

详细记述了关于FPGA中数字信号处理与工程应用实践中关于应用开发的有关代码实现以及工程中遇到的实际问题

2018-05-09

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人 TA的粉丝

提示
确定要删除当前文章?
取消 删除