用proteus进行一位全加器/减法器的设计与验证
能够计算低位进位的二进制加法电路为一位全加器。一位全加器可以处理低位进位,并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。本次利用proteus对一位全加器进行设计和验证。其基本原理图为:1位全加器进行输入输出的真值表:其中A,B加数,C为低位进位。S为求的和,Ci+1为此次运算进行的进位。根据电路图,利用proteus进行门电路电路图绘制,进行仿真验证:输入:在门电...
原创
2019-09-09 20:27:35 ·
18129 阅读 ·
3 评论