自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(276)
  • 资源 (23)
  • 收藏
  • 关注

原创 有限状态机 及 Gray码 独热编码

在Verilog中,Gray码和独热编码都有各自的应用场景和优势。Gray码适用于需要减少状态转换错误、降低功耗以及进行异步时序逻辑设计的场景;而独热编码则适用于状态数较少且条件复杂的有限状态机设计。在实际应用中,开发者应根据系统的实际情况和需求选择合适的编码方式。

2025-01-26 16:30:00 430

原创 同步时序逻辑

定义:同步时序逻辑是指电路中所有触发器的状态变化都在一个公共的时钟信号控制下同步进行。也就是说,只有在时钟信号的有效边沿(如正跳沿或负跳沿)到来时,触发器的状态才能发生变化,从而改变时序电路的输出。特点统一时钟控制:所有存储元件(如触发器)的状态变化都由同一个时钟信号控制。状态稳定性:在时钟信号的有效边沿到来之前,触发器的状态保持不变,从而保证了电路状态的稳定性。可预测性:由于状态变化是同步的,因此电路的行为是可预测的,这有助于系统的调试和维护。

2025-01-26 15:30:00 397

原创 传统加法器输出结果需要1个时钟 流水线加法器也需要1个时钟,优势在哪

实际上,关于传统加法器和流水线加法器输出结果所需时钟周期的描述,存在一个常见的误解。流水线加法器的优势并不在于它能在每个时钟周期内输出一个结果(至少在流水线填充完成之前不是这样),而是在于它能通过并行处理多个操作来提高整体的处理速度和吞吐量。因此,虽然流水线加法器在流水线填充完成之前可能需要多个时钟周期才能输出第一个结果,但其通过并行处理和连续处理能力带来的整体性能提升是显而易见的。综上所述,流水线加法器的优势并不在于它能在每个时钟周期内输出一个结果,而在于其通过并行处理和连续处理能力带来的整体性能提升。

2025-01-26 11:30:00 298

原创 综合和布线

FPGA(现场可编程门阵列)的综合和布线是FPGA开发流程中的两个关键环节。下面将分别解释这两个概念,并给出相应的例子。

2025-01-19 16:30:00 284

原创 FPGA的FIFO

比如由于高速ADC的采样速度可能较高,所以将采集到的数据暂存FIFO,然后再读出进行数据处理。FPGA 使用的 FIFO 一般指的是对数据的存储具有 先进先出特性的一个缓存器,3,FPGA可以根据用户配置,生成FIFO,产生一个fifo.v 文件,生成的。已满或将要写满时由 FIFO 的状态电路送出的一个信号,以阻止。从输入时钟的角度来分,有两种类型:单时钟。时所遵循的时钟,在每个时钟的上升沿触发。时所遵循的时钟,在每个时钟的上升沿触发。的状态电路送出的一个信号,以阻止。的符号图中,位于图中上侧部分的以。

2025-01-01 16:00:00 893

原创 FPGA基础知识点

寄存器类型可以赋值,存储,线网表示Verilog 结构化元件间的物理连线。在Verilog 语法中,主要有三大类数据类型,即寄存器类型、线网类型和参数类型。从名称中,我们可 以看出,真正在数字电路中起作用的数据类型应该是寄存器类型和线网类型。1,寄存器类型寄存器类型表示一个抽象的数据存储单元,它只能在always语句和initial 语句中被赋值,并且它的值 从一个赋值到另一个赋值过程中被保存下来。如果该过程语句描述的是时序逻辑,即。

2024-12-15 20:00:00 836

原创 FPGA的PLL

PLL 对时钟网络进行系统级 的时钟管理和偏移控制,具有时钟倍频、分频、相位偏移和可编程占空比的功能。配置输出时钟的页面,Requested Setting 一栏中直接输入我们需要的时钟频率 100Mhz。一栏中输入时钟的相位偏移,这里保持默认为。栏设置时钟的占空比,时钟占空比一般为。,即锁相环,是一种反馈控制电路。,我们在这里保持默认。

2024-12-15 16:00:00 248

原创 FPGA错误整理

1,object "count_clr" on left-hand side of assignment must have a net type 这个意思是assign语句只能对wire型变量赋值。2,Error (10137): Verilog HDL Procedural Assignment error at fre_ctr.v(6): object "count_en" on left-hand side of assignment must have a varia

2024-12-12 10:37:08 318

原创 fpga 功能模块相关总结

verilog复制代码endmodule。

2024-12-12 10:36:14 453

原创 verilog fpga 如果if语句==号后面是个表达式 运行不稳定

后面是一个复杂的表达式),确实可能会遇到运行不稳定的问题。通过这些方法,你可以提高Verilog代码在FPGA上的稳定性和可靠性。在Verilog中编写FPGA代码时,使用。语句进行条件判断是常见的操作。语句中的条件判断使用的是表达式(如。

2024-12-06 17:10:45 564

原创 阻塞赋值与非阻塞赋值

AI 生成阻塞赋值与非阻塞赋值是Verilog HDL(硬件描述语言)中的两种基本赋值方式,它们在执行方式、电路结构对应以及使用场景上存在着显著的差异。

2024-12-05 08:43:30 398

转载 阻塞赋值与非阻塞赋值

阻塞赋值与非阻塞赋值-CSDN博客

2024-12-05 08:22:16 34

原创 fpga开发环境总结

FPGA开发环境总结

2024-10-25 11:41:43 1504

原创 顶层模块中定义一个数组,如何 通过端口将这个数组传递给所有需要它的子模块

如果你打算在顶层模块中初始化数组,并且数组的值在仿真期间不会改变(或者只在初始化时设置一次),则使用。如果你有多个子模块需要访问这个数组,你可以以类似的方式将它们实例化,并将数组传递给它们。的语法实例化子模块。在括号中,列出子模块的所有端口,并通过端口映射将它们连接到顶层模块中的相应信号。在每个需要访问顶层模块数组的子模块中,定义与数组类型和维度相匹配的输入或输出端口。在顶层模块的实例化语句中,将子模块的输入/输出端口连接到顶层模块的数组。如果数组是由其他模块驱动的(例如,作为输入或输出),则使用。

2024-10-23 17:37:37 396

原创 FPGA 中RTLViewer中模块的引脚悬空

因为模块的引脚没有 例化。

2024-10-23 14:47:17 115

原创 Modelsim仿真过程查看中间变量

使用Modelsim进行仿真,一切都配置完成后,进入仿真界面,一般就会出现 模块的输入输出变量,但是没有一些中间变量,如何查看过程变量呢?在sim窗口选择不同的代码段,objects窗口会显示代码段中的所有变量,包括中间变量,选择要观察的中间变量,右击,选择“Add Wave”,之后Wave窗口就会有相应的中间变量了。

2024-10-21 16:58:30 409

原创 quartusII13.1 下编译工程修改输出文件位置

FPGA工程文件拷贝后,保存位置更改,这时再编译工程,发现输出文件夹里面的文件一直不更新,最终发现输出文件夹设置里面还是之前保存的位置。输出文件夹修改为当前位置解决问题。

2024-10-15 16:38:45 364

原创 33状态机

Verilog 是硬件描述语言,硬件电路是并行执行的,当需要按照流程或者步骤来完成某个功能时,代码 中通常会使用很多个 if 嵌套语句来实现,这样就增加了代码的复杂度,以及降低了代码的可读性,这个时 候就可以使用状态机来编写代码。状态机相当于一个控制器,它将一项功能的完成分解为若干步,每一步 对应于二进制的一个状态,通过预先设计的顺序在各状态之间进行转换,状态转换的过程就是实现逻辑功 能的过程。第二框图是指状态寄存器,其由 一组触发器组成,用来记忆状态机当前所处的状态,状态的改变只发生在时钟的跳边沿;

2024-10-12 09:38:14 165

转载 在MDK下使用JLINK调试LPC2148的问题

重新设置jlink,改成最上面那一个(Hardware,halt after reset(normal))下载是正常了,但调试却还是不行,点Debug,PC指针指向不确定的地方,无法调试程序。

2024-08-06 17:57:43 104

转载 一种峰值检测算法——AMPD算法(C语言实现)

对于周期信号或者准周期信号,文章介绍了一种名为Automatic multiscale-based peak detection (AMPD),即自动多尺度峰值查找算法。原文链接:https://blog.csdn.net/qq_46329700/article/details/129505121。//此处为最大的窗口。原理不多讲,可以直接来看原文,也比较简单,就是用一个多尺度的滑动窗口去两侧进行比较,寻找局部最大值。(1)算法本身(几乎)对信号具有良好的自适应性,唯一的假设是信号是周期的或者准周期的;

2024-07-15 09:47:44 818

原创 WIFI模块UDP电脑端调试

2,因我的程序中配置写入模块中,使用中模块自动连接,MCU只是控制上电下电,修改热点IP和端口配置的话,需要重新配置模块。这次就在这个地方花费了不少时间。1,设置模块端目标IP和端口,电脑端只接收数据的话,IP、端口可随意。1,电脑本机的IP地址 192.168.137.1。设置电脑本地端口要与模块端程序中的端口一致。2,新建两个不同的连接,注意端口。二,WIFI 模块和电脑端连接。

2024-05-07 10:52:50 428

转载 喜欢DIY的朋友建议收藏,我做手工用过的胶水,你都用过哪些?

这东西都是很大一只包装的,没有小包装的,偶尔用一点的话用起来很不方便,所以我就给它分装到注射器里了,每次用完了以后,用蜡封口,可以防止固化。第十七种是免钉胶:这个胶水在家里装修时用得比较多,我就用这个胶水粘过卫生间的毛巾架,效果还是很好的,用这个胶水固定毛巾架,避免了在瓷砖上打孔上螺钉的尴尬,保持了瓷砖的完整性。第二种是哥俩好胶水:这种胶水是最常用的,也有很多种类,以下这种胶水实际上就是双组份环氧树脂,流动性一般,固化时间长,透明度很高,强度也不错。强度高,固化快,而且价格便宜,还全透明的。

2024-03-02 10:31:33 640

转载 基于超声的高温腐蚀在线监测技术

采用新型的高性能高温超声换能器搭建的高温腐蚀监测系统解决了常规压电超声高温压电效应性能下降或失效的问题同时也解决了高温耦合的问题并且可以实现最高550℃的长时间高温腐蚀监测。相对于电磁超声腐蚀监测和导波监测,高温压电超声具有更高的测厚精度,与超声导波监测相比,监测节点布置更加灵活,耐受温度更高,可以满足当前油气行业高温腐蚀常年监测的需求。耦合采用耐高温金属箔片。摘要:本文介绍了多种基于超声的高温腐蚀在线监测技术:压电超声,电磁超声和超声导波技术。关键字:高温腐蚀监测,电磁超声,超声导波,高温超声监测。

2024-02-21 09:31:04 342

原创 使用表格根据数据拟合曲线

3,选中点,右击,添加“趋势线”。4,选择不同得趋势线,进行拟合。

2024-02-03 11:18:27 649

转载 理解输出电压纹波和噪声:来源与抑制

也就是说,输出电容在噪声频率处的阻抗越小,耦合到输出的噪声就越小。综上所述,理解输出电压噪声的形成原理,根据实际应用要求,选择先进的封装技术/电源模块产品、优化PCB布局、增加滤波电容可有效降低输出电压噪声,满足应用需求。以Buck电路为例,由于寄生参数的影响,实际Buck电路的输出电压并非是稳定干净的直流电压,而是在直流电压上叠加了输出电压纹波和噪声,如图1所示。综上所述,理解输出电压纹波的形成原理,根据实际应用要求,针对性地优化电感值、开关频率以及输出电容,可有效降低输出电压纹波,满足应用需求。

2023-12-07 08:35:13 717

原创 探伤仪的曲线

DAC定义:DAC是一条距离-波幅曲线,同一当量的缺陷随着深度的增大,受信号的衰减、声束的扩散及其他因素的影响,其回波幅度呈指数下降趋势,把不同深度的同一当量的人工缺陷的反射回波幅度连成一条曲线,这条曲线就是DAC曲线;DAC作用:DAC曲线是用于区分大小相同,但距离不同的反射体幅度的变化。通常情况下,在绘制好DAC曲线后,不管材料中反射体的位置如何,同样大小的反射体产生的回波峰值均在同一条曲线上。同样道理,比曲线所表示的反射体尺寸小的,其反射回波会落在该曲线下面,而较大一些的会落在该曲线上面。

2023-11-21 13:47:21 4853

原创 Img2Lcd 提取图片数据

2023-11-11 10:21:28 401

原创 使用PCtoLCD2002提取字模

LCD显示,汉字使用宋体还是比较好的,16*16是长、宽都是16个像素显示。“模式”---“字符模式”

2023-11-08 10:34:53 240

转载 .96寸OLED显示汉字图片及简单GIF

网上的OLED驱动很多,我懂的也不是很深,这里就不说了,我这里用的是中景园的驱动。选择PCtoLCD2002的图形模式,然后打开这个图片,设置跟上边汉字设置的相同,就是不要有两个大括号。去显示,第一、二个参数是起始显示的x、y的位置,第三个参数是显示数组中第几个字。使用Image2Lcd v2.9打开图像,调整亮度,得到希望得到的显示率。然后在1中输入我们要显示的汉字,复制2中的hex码。放到程序中16*16显示的数组中。首先我们需要两个重要的东西,一个是字取模软件,另一个是图片的处理取模软件。

2023-11-07 17:59:09 365

原创 MCUXpresso GBK 汉字编码 lcd显示用

在上面添加 -fexec-charset=GBK ,之后IDE就可以解码(GBK)汉字了。

2023-11-07 16:42:15 101

转载 汽车硬件设计要求高在哪里?拆解瞧瞧电路板

汽车的要求还是很高的,器件一般都要满足AECQ100。上面是一个汽车空调控制器的开关面板,我们可以看到它带有一个LCD屏,显示功能和温度信息,两边带各有一个旋钮,实现温度调节和风量大小调节。至于优化建议,由于该款产品应该比较老,在当时已经很成熟了,元器件性价比也很高了。电源采用一级可持续电流输出的LDO,应该是5v.采用可控EN,满足静态电流需求吧。挺实用的一款性价比芯片很高的芯片,256+8+20。设计的还是非常精致,也是很常见的物料吧。CAN芯片采用的是NXP的1043,应该是个高速CAN。

2023-11-06 08:52:51 227

原创 ESP-07S烧写固件记录

下面是官方默认AT指令版本,ESP-07S 的flash大小是4MB。使用USB转串口工具。

2023-11-03 17:47:02 1297

原创 esp-07s 调试记录

透传模式下,取消流控,数据传输长度可以很大,但是一旦一帧数据传输出错,后面起始位置全部出现偏差。透传模式下,支持流控,实测在流控制状态下,数据起点可以保证,但最大数据传输长度3048个字节。最大波特率是115200的倍数。

2023-11-01 11:18:33 616

转载 ESP8266常见问题

添加了“ICACHE_FLASH_ATTR”宏的函数,将存放在 IROM 中,CPU 仅在调用到它们的时候,将它们读到 cache 中运行;可通过定于 MEMLEAK_DEBUG 宏启用 memory leak debug 功能,代码中调用 os_malloc, os_zalloc, os_calloc, os_realloc,os_free 可将调用的文件以及调用的对应行数记录在内存管理链表中,在有需要的地方通过调用 system_print_meminfo() 可打印出 heap 区内存分配情况。

2023-10-30 13:35:47 646

转载 Using the SPIFI library with the LPC4370

(2)Victor.

2023-10-20 17:27:25 124

转载 Relocating code from FLASH to RAM

In most modern MCUs with built-in flash memory, code is normally executed directly from flash memory. Various techniques, such as pre-fetch buffering, are used to ensure that code will execute with minimal or zero wait states, even at higher clock frequen

2023-10-20 10:04:13 98

转载 LPC43xx系列使用IAP的注意事项

Tags: LPC43xx IAP 单片机。

2023-10-19 09:04:32 132

原创 ESP-07S进行TCP 通信测试

一,TCP Server为AP模式,TCP Client为Station 模式。这里电脑pc作为TCP Server,ESP-07S作为TCP Client。

2023-10-09 15:13:31 937

转载 一文搞懂 8080 协议

8080 时序也叫因特尔总线,一般应用在mcu(mpu)模式的lcd上。RD:写使能WR:读使能DC(RS):数据/命令CS:片选管脚名称功能描述CS片选信号DC(RS)数据或者命令管脚(1:数据读写,0:命令读写)WRMCU(MPU)向LCD写入数据控制线,上升沿有效,写数据时 RD拉高RDMCU (MPU) 从LCD读数据控制线,上升沿有效,读数据时,WR拉高DB[x:0]8/9/16/18bit 双向数据总线,一般8位MCU接口用的比较多RST。

2023-09-15 10:04:38 5236

转载 基础通信协议之 IIC (I2C) 详细讲解

IIC(Inter-Integrated Circuit)是 IIC Bus 简称,中文叫集成电路总线。它是一种串行通信总线,使用多主从架构,由飞利浦公司在1980年代为了让主板、嵌入式系统或手机用以连接低速周边设备而发展。自2006年10月1日起,使用I²C协议已经不需要支付专利费,但制造商仍然需要付费以获取I²C从属设备地址。IIC使用两根信号线进行通信:一根时钟线SCL,一根数据线SDA。IIC将SCL处于高时SDA拉低的动作作为开始信号,SCL处于高时SDA拉高的动作作为结束信号;

2023-09-04 09:19:52 12772

NXP官方调试工具,《 FreeMASTER 3.0 - 安装指南》

NXP官方调试工具,《 FreeMASTER 3.0 - 安装指南》

2023-10-19

MT6735引脚分配,

MT6735引脚分配,

2022-01-19

MT6735的GPIO配置工具DrvGen.rar

MT6735的GPIO配置工具DrvGen.exe;可以打开codegen.dws文件

2022-01-18

SI9000各阻抗计算说明.pdf

SI9000各阻抗计算说明

2022-01-10

嘉立创焊接焊盘和BGA设计规则.doc

嘉立创焊接焊盘和BGA设计规则

2022-01-10

PCB线路板叠层设计注意事项.doc

PCB线路板叠层设计注意事项

2022-01-10

DDR3内存的PCB仿真与设计.pdf

DDR3内存的PCB仿真与设计

2022-01-10

PCB多层板设计经验(相当精髓).pdf

PCB多层板设计经验(相当精髓)

2022-01-10

最新培训资料Si9000的使用.pdf

最新培训资料Si9000的使用

2022-01-10

ov5640微雪用户手册.pdf

ov5640用户手册,接口说明,时序介绍

2022-01-10

Makefile 基础教程.pdf

Make file入门知识

2021-10-21

BGA手工植球与焊接示例操作方法.pdf

BGA手工植球与焊接示例操作方法

2020-08-19

宏晶STC单片机使用STC-ISP串口烧录失败的原因与解决方法汇总.pdf

宏晶STC单片机使用STC-ISP串口烧录失败的原因与解决方法汇总

2020-08-19

基于matlab的FDAToo工具设计的带通滤波器simulink文件kaiser15.mdl

已知滤波器的阶数 n=38,beta=3.4。本例中,首先在 Filter Type 中选择 bandpass;在Design Method 选项中选择 FIR Window ,接着在 Window 选项中选取 Kaiser,Beta 值为3.4;指定 Filter Order 项中的 Specify order 为 38;采样频率 Fs=100Hz,截止频率Fc1=10Hz,Fc2=20Hz 。设置完以后点击窗口下方的 Design Filter ,在窗口上方就会看到所设计滤波器的幅频响应,通过菜单选项 Analysis 还可以看到滤波器的相频响应、组延迟、脉冲响应、阶跃响应、零极点配置等。设计完成后将结果保存为 kaiser15.fda 文件

2020-08-19

傅里叶系数的推导.pdf

傅里叶系数的推导,不错的文档,了解傅里叶,分享一下,谢谢原作者

2019-11-21

stc15xx-sch-pcb-library.zip

stc单片机封装库

2019-10-12

LC-FootPrints.rar

立创商城PCB封装库及元器件标号的设计标准--V1.00,超实用

2019-10-12

螺丝规格参数标准.pdf

螺丝规格参数标准,螺丝规格参数标准,螺丝规格参数标准

2019-10-11

SolidWorks2010官方入门教程.pdf

SolidWorks2010官方入门教程,SolidWorks2010官方入门教程

2019-10-11

散热片设计准则(参考).pdf

散热片设计准则(参考),散热片设计准则(参考),散热片设计准则(参考)

2019-10-11

Source Insight4.0

Source Insight4.0,代码查看利器,很方便很实用的工具

2018-11-09

ISO26262(中文版本)

ISO26262(中文版本),英文的看不懂,中文的看起来轻松多了

2018-11-09

在64位win7系统下安装codewarrior6.3工具removeoscheck.vbs

64位win7是不能安装codewarrior6.3,当初费了好大的劲,找到这个工具removeoscheck.vbs和方法,

2018-07-29

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除