m0_45190660的博客

ADC 与 DAC 基础知识 - Power's Wiki

除了全球性的卫星系统之外，GNSS还包括一些区域性的系统（例如日本的准天顶系统QZSS和印度的IRNSS），以及增强系统（例如美国的WAAS、日本的MSAS和欧盟的EGNOS等）。影响GNSS定位精度的主要原因，是误差。经过数十年的发展，GNSS系统从当初的GPS一家独大，到现在变成GPS、北斗、GLONASS、伽利略等多系统共存，可以说是取得了长足的进步。现在比较常用的，是通过陆基的移动通信网络，传送增强改正数据，提供辅助信息，加强和加快卫星导航信号的搜索跟踪性能和速度，缩短定位时间，提高定位精度。

一、热阻的定义及热阻网络模型热量传递有三种形式，热传导，热对流和热辐射，芯片在Package内的热量传递主要是以热传导为主。图1以图1的QFN模型为例，IC中的die作为热源，上面有芯片最高温度结温TJ, 产生的热量传导至直接和die接触的case top 和PCB board，之后再从case top, PCB board 以热交换，热辐射形式传播至空气；因此QFN对应的热阻模型可以简化成一个2R网络，四个热阻值，分别是θJC, θCA, θJB, θBA. 如图2；

Apple始终是消费电子行业新技术最早的采纳者，对于USB也是如此，Apple的iMac是采用USB接口的首款主流产品，之后众多PC制造商跟随Apple的脚步，也开始推出不支持传统接口的PC电脑，进一步推动USB成为PC市场的标准配置。2010年1月，首台配备USB 3.0的设备上市。仅用于支持Super Speed（5Gbps）也就是USB3.1 Gen1（原USB 3.0）版本对应的USB线缆，及设备上（在支持Super Speed的USB接口旁），不能用于产品的外包装，宣传资料，广告，产品手册等。

除了全球性的卫星系统之外，GNSS还包括一些区域性的系统（例如日本的准天顶系统QZSS和印度的IRNSS），以及增强系统（例如美国的WAAS、日本的MSAS和欧盟的EGNOS等）。影响GNSS定位精度的主要原因，是误差。经过数十年的发展，GNSS系统从当初的GPS一家独大，到现在变成GPS、北斗、GLONASS、伽利略等多系统共存，可以说是取得了长足的进步。现在比较常用的，是通过陆基的移动通信网络，传送增强改正数据，提供辅助信息，加强和加快卫星导航信号的搜索跟踪性能和速度，缩短定位时间，提高定位精度。

UG1075-ZYNQ PINOUTPS_MIO TABLE TRM 文件，P794一、POR_OVERRIDE引脚（Power-On Reset Override）在FPGA上的功能，是用来让用户能够让FPGA在上电复位后继续保持在复位状态，而不是让设备立即开始运行。换句话说，当POR_OVERRIDE引脚被激活(通常是高电平)时，FPGA的Power-On Reset(POR)将被阻止或者说被覆盖，FPGA不会开始运行，直至该引脚被去激活(通常是低电平)。一般来说，POR_OVERRID

DDR4已于2012年发布正式规范，至今已经有9年的时间，它从DDR3演化而来的，它比早期DRAM产品具有更低的功耗、更高的性能和更好的可制造性，目前也应用于各类产品中。通过电源层的平面电容和专用的一定数量的去耦电容，可以做到电容完整性。DDR4新增了许多功能，数据信号，地址信号，包括电源都有更新，分组的时候我们需要弄清楚这些新增的信号应该归到哪一类，方便后续的布线，等长处理等。（4）在过孔比较密集的BGA区域，同组内的数据线，地址线的间距可以缩小到2W，但是要求这样的走线尽可能的短，并且尽可能的走直线；

如果负载容量过大，会使得上升或下降时间过长，从而影响时钟信号的精确度。因此，应该选择合适的负载容量，以确保时钟信号的边沿速度满足系统要求。频率：高频时钟电路需要选择高Q值的电容器，也就是说，电容器的频率特性应趋于稳定。为了提供足够的保护余量，电容器的耐压值通常选择为最大工作电压的1.5倍以上。其次，负载容量过小也会使得电路的阻抗变高，时钟信号可能会受到反射的影响，造成波形失真，降低时钟信号的质量。首先，过小的负载容量可能无法有效地抑制线路的噪声，从而导致时钟信号的抖动，影响系统的稳定运行。

我们聊到DDR，大家都会联想到存储器，但是实际上DDR并不指代存储器，DDR实际是一种技术，全称Double Data Rate，翻译过来为双倍速率，只是这都技术广泛使用在DRAM上，所以人们习惯将DDR代指为存储器，所以宝宝们在后续的硬件设计过程中，在其他总线上看到DDR，请不要惊慌，因为你看到的DDR可能不一定和存储有关。先说存储器，说到存储，顾名思义，它是个动词，以生活为例，假如有个酸奶，你不想吃的时候，将酸奶存到某冰箱、某层、某个位置，当你想吃的时候，在某冰箱、某曾、某个位置中取出该酸奶。

负数的绝对值越大，表示DCMR的抑制比越高，即差模信号与共模信号的分离程度越好。绝对值越大的负数，表示DCMR的抑制比越高，差模信号与共模信号的分离程度越好。负数的绝对值越大，表示Crosstalk的干扰程度越小，即信号传输的质量越好。因此，可以通过比较负数的绝对值来区分Crosstalk的大小。负数的绝对值越小，表示插损越小，即信号传输的损耗越小，质量越好。绝对值越小的负数，表示插损越小，信号传输的损耗越小，质量越好。数值大小：OCL的数值越大，表示变压器的开路电感越大，具有更好的低频响应和抗干扰能力。

3、例如：SMA-J 内螺内针（正常公头）、SMA-K 外螺内孔（正常母头）、RPSMA-J 内螺内孔（内针变内孔）、RPSMA-K 外螺内针（内孔变内针）。链接：https://www.zhihu.com/question/590113586/answer/2940354453。同轴接口SMA-J、SMA-K、RPSMA-J、RPSMA-K具体是什么类型的接口？1、J表示插针，公头；商业转载请联系作者获得授权，非商业转载请注明出处。SMA-J、SMA-K这些名称主要涉及到了。2、RP表示反极性。

前面说过，频域上讲，FFE相当于一个高通滤波器，调节滤波器的系数可以改变滤波器的频响，以补偿不同的信道特性，一般可以动态配置。最开始的高速信号传输效率提升，一定是从在同样的时钟频率下，多加数据线的来实现的，这就是并行信号，比如以前的DDR（之所以说以前的，是因为DDR5已经在增加一些串行技术进去了），MII，GMII ，等；一般来说Serdes相关的高速信号问题，都归类到信号完整性，但是传统的信号完整性的知识讲的又都是偏重电路设计，而我们今天要说的重点可能在发送和接收端的均衡技术，更偏重现在的应用。

电平转换尽量用这2颗，上面这颗是支持I2C，及类似的MDIO，PMBUS；下面这颗是固定方向的，支持GPIO，UART，SPI，JTAG;

4、电感的滤波原理是把电能转化为磁能，再把磁能重新转化为电能（噪声）或者辐射（EMI），而磁珠是将电能转化为热能，磁珠是更“干净”的滤波元件。3、磁珠的阻抗是电抗X和电阻R的共同作用结果，低频时X主导、高频时R主导，电感多用于低频段（50Mhz），而磁珠多用于高频滤波场景，6、电感和磁珠都有额定电流参数，区别是当电流超过额定电流时，电感的有效感值会下降，而磁珠有可能会直接烧毁。2、电感的单位是电感值(H)，磁珠的单位是阻抗(欧姆)，一般是100Mhz时的阻抗值。

APU– Accelerated Processing Unit, 加速处理器，AMD公司推出加速图像处理芯片产品。BPU– Brain Processing Unit,地平线公司主导的嵌入式处理器架构。CPU– Central Processing Unit 中央处理器， 目前PC core的主流产品。DPU– Deep learning Processing Unit, 深度学习处理器，最早由国内深鉴科技提出;

将所有的采样数据线性地排开，然后添加控制字和控制位得到words，也可以选择不加控制字和控制位，则words和之前排列的采样数据相同，添加控制字和控制位有两种方式：第一种是在每一个采样点的末尾添加控制位；随着ADC/DAC采样速率的不断提高，数据的吞吐量也越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，而采用传统的CMOS和LVDS（低压差分信号）已经很难满足设计要求，因此，JESD204B应运而生。增加了接口的传输延时，其次需要特殊的时钟电路导致更复杂的电路设计。

作者：是德科技 Keysight Technologies链接：https://www.zhihu.com/question/57268237/answer/3121853543来源：知乎著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。

如果 FPGA 的数量足够多，每块 FPGA 负责模型中的一层或者一层中的若干个特征，使得模型权重完全载入片上内存，就消除了 DRAM 的性能瓶颈，完全发挥出 FPGA 计算单元的性能。此外，通信就必然涉及到调度和仲裁，CPU 由于单核性能的局限和核间通信的低效，调度、仲裁性能受限，硬件则很适合做这种重复工作。因此我的博士研究把 FPGA 定义为通信的「大管家」，不管是服务器跟服务器之间的通信，虚拟机跟虚拟机之间的通信，进程跟进程之间的通信，CPU 跟存储设备之间的通信，都可以用 FPGA 来加速。

本篇文章主要介绍DCM（discontinuous conduction mode）下COT（constant on time）控制模式的降压变换器（Buck）的环路稳定条件。那么问题包括：1. COT的控制逻辑是什么？2. CCM（continuous conduction mode）下，COT控制的Buck为什么是不稳定的？3. DCM下，COT控制的Buck在一定条件下为什么是稳定的？4. DCM下，COT控制的Buck的定量的稳定条件是什么？Part1 COT的控制逻辑图1是

b&m key支持的通道和b key支持的通道一样，都是sata pcie x2，但是b&m key可以兼容m key 和b key两种，而b key只能兼容b key一种，这就导致了b key毫无优势，b key被b&m key取代，现在市面上只有b&m key和m key两种m2 ssd卖, b key的m2 ssd 已经绝迹。不同的厂商，ssd设计也不一样。值得注意的是，ssd的金手指有b key，m key ，b&m key三种，但是主板上的m.2接口只有b key和m key两种。