- 博客(38)
- 收藏
- 关注
RSS订阅转载 “北斗”背后的GNSS技术，到底是个啥？
除了全球性的卫星系统之外，GNSS还包括一些区域性的系统（例如日本的准天顶系统QZSS和印度的IRNSS），以及增强系统（例如美国的WAAS、日本的MSAS和欧盟的EGNOS等）。影响GNSS定位精度的主要原因，是误差。经过数十年的发展，GNSS系统从当初的GPS一家独大，到现在变成GPS、北斗、GLONASS、伽利略等多系统共存，可以说是取得了长足的进步。现在比较常用的，是通过陆基的移动通信网络，传送增强改正数据，提供辅助信息，加强和加快卫星导航信号的搜索跟踪性能和速度，缩短定位时间，提高定位精度。
2024-02-21 20:18:13
86
转载 热分析基础
一、热阻的定义及热阻网络模型热量传递有三种形式，热传导，热对流和热辐射，芯片在Package内的热量传递主要是以热传导为主。图1以图1的QFN模型为例，IC中的die作为热源，上面有芯片最高温度结温TJ, 产生的热量传导至直接和die接触的case top 和PCB board，之后再从case top, PCB board 以热交换，热辐射形式传播至空气；因此QFN对应的热阻模型可以简化成一个2R网络，四个热阻值，分别是θJC, θCA, θJB, θBA. 如图2；
2024-02-16 16:38:48
103
转载 12种USB Logo标识，你知道几个？
Apple始终是消费电子行业新技术最早的采纳者，对于USB也是如此，Apple的iMac是采用USB接口的首款主流产品，之后众多PC制造商跟随Apple的脚步，也开始推出不支持传统接口的PC电脑，进一步推动USB成为PC市场的标准配置。2010年1月，首台配备USB 3.0的设备上市。仅用于支持Super Speed（5Gbps）也就是USB3.1 Gen1（原USB 3.0）版本对应的USB线缆，及设备上（在支持Super Speed的USB接口旁），不能用于产品的外包装，宣传资料，广告，产品手册等。
2024-01-22 17:04:05
185
转载 “北斗”背后的GNSS技术，到底是个啥？
除了全球性的卫星系统之外，GNSS还包括一些区域性的系统（例如日本的准天顶系统QZSS和印度的IRNSS），以及增强系统（例如美国的WAAS、日本的MSAS和欧盟的EGNOS等）。影响GNSS定位精度的主要原因，是误差。经过数十年的发展，GNSS系统从当初的GPS一家独大，到现在变成GPS、北斗、GLONASS、伽利略等多系统共存，可以说是取得了长足的进步。现在比较常用的，是通过陆基的移动通信网络，传送增强改正数据，提供辅助信息，加强和加快卫星导航信号的搜索跟踪性能和速度，缩短定位时间，提高定位精度。
2024-01-22 11:35:43
71
原创 FPGA引脚说明
UG1075-ZYNQ PINOUTPS_MIO TABLE TRM 文件，P794一、POR_OVERRIDE引脚（Power-On Reset Override）在FPGA上的功能，是用来让用户能够让FPGA在上电复位后继续保持在复位状态，而不是让设备立即开始运行。换句话说，当POR_OVERRIDE引脚被激活(通常是高电平)时，FPGA的Power-On Reset(POR)将被阻止或者说被覆盖，FPGA不会开始运行，直至该引脚被去激活(通常是低电平)。一般来说，POR_OVERRID
2024-01-22 11:34:43
809
转载 第十九章 DDR4设计概述及PCB设计要点介绍
DDR4已于2012年发布正式规范，至今已经有9年的时间，它从DDR3演化而来的，它比早期DRAM产品具有更低的功耗、更高的性能和更好的可制造性，目前也应用于各类产品中。通过电源层的平面电容和专用的一定数量的去耦电容，可以做到电容完整性。DDR4新增了许多功能，数据信号，地址信号，包括电源都有更新，分组的时候我们需要弄清楚这些新增的信号应该归到哪一类，方便后续的布线，等长处理等。（4）在过孔比较密集的BGA区域，同组内的数据线，地址线的间距可以缩小到2W，但是要求这样的走线尽可能的短，并且尽可能的走直线；
2024-01-11 22:06:29
577
原创 时钟串容以及匹配
如果负载容量过大，会使得上升或下降时间过长，从而影响时钟信号的精确度。因此，应该选择合适的负载容量，以确保时钟信号的边沿速度满足系统要求。频率：高频时钟电路需要选择高Q值的电容器，也就是说，电容器的频率特性应趋于稳定。为了提供足够的保护余量，电容器的耐压值通常选择为最大工作电压的1.5倍以上。其次，负载容量过小也会使得电路的阻抗变高，时钟信号可能会受到反射的影响，造成波形失真，降低时钟信号的质量。首先，过小的负载容量可能无法有效地抑制线路的噪声，从而导致时钟信号的抖动，影响系统的稳定运行。
2023-12-11 20:09:26
394
转载 DDR4寻址
我们聊到DDR，大家都会联想到存储器，但是实际上DDR并不指代存储器，DDR实际是一种技术，全称Double Data Rate，翻译过来为双倍速率，只是这都技术广泛使用在DRAM上，所以人们习惯将DDR代指为存储器，所以宝宝们在后续的硬件设计过程中，在其他总线上看到DDR，请不要惊慌，因为你看到的DDR可能不一定和存储有关。先说存储器，说到存储，顾名思义，它是个动词，以生活为例，假如有个酸奶，你不想吃的时候，将酸奶存到某冰箱、某层、某个位置，当你想吃的时候，在某冰箱、某曾、某个位置中取出该酸奶。
2023-11-22 14:12:42
61
原创 网口变压器
负数的绝对值越大，表示DCMR的抑制比越高，即差模信号与共模信号的分离程度越好。绝对值越大的负数，表示DCMR的抑制比越高，差模信号与共模信号的分离程度越好。负数的绝对值越大，表示Crosstalk的干扰程度越小，即信号传输的质量越好。因此，可以通过比较负数的绝对值来区分Crosstalk的大小。负数的绝对值越小，表示插损越小，即信号传输的损耗越小，质量越好。绝对值越小的负数，表示插损越小，信号传输的损耗越小，质量越好。数值大小：OCL的数值越大，表示变压器的开路电感越大，具有更好的低频响应和抗干扰能力。
2023-11-09 20:07:32
361
转载 同轴接口SMA-J、SMA-K、RPSMA-J、RPSMA-K具体是什么类型的接口？
3、例如：SMA-J 内螺内针（正常公头）、SMA-K 外螺内孔（正常母头）、RPSMA-J 内螺内孔（内针变内孔）、RPSMA-K 外螺内针（内孔变内针）。链接：https://www.zhihu.com/question/590113586/answer/2940354453。同轴接口SMA-J、SMA-K、RPSMA-J、RPSMA-K具体是什么类型的接口？1、J表示插针，公头；商业转载请联系作者获得授权，非商业转载请注明出处。SMA-J、SMA-K这些名称主要涉及到了。2、RP表示反极性。
2023-11-08 17:34:13
940
转载 SerDes 简单介绍
前面说过，频域上讲，FFE相当于一个高通滤波器，调节滤波器的系数可以改变滤波器的频响，以补偿不同的信道特性，一般可以动态配置。最开始的高速信号传输效率提升，一定是从在同样的时钟频率下，多加数据线的来实现的，这就是并行信号，比如以前的DDR（之所以说以前的，是因为DDR5已经在增加一些串行技术进去了），MII，GMII ，等；一般来说Serdes相关的高速信号问题，都归类到信号完整性，但是传统的信号完整性的知识讲的又都是偏重电路设计，而我们今天要说的重点可能在发送和接收端的均衡技术，更偏重现在的应用。
2023-10-27 13:59:11
657
原创 level-shift选型
电平转换尽量用这2颗，上面这颗是支持I2C，及类似的MDIO，PMBUS；下面这颗是固定方向的，支持GPIO，UART，SPI，JTAG;
2023-10-23 11:19:46
128
转载 你知道电感和磁珠的6大区别吗
4、电感的滤波原理是把电能转化为磁能，再把磁能重新转化为电能（噪声）或者辐射（EMI），而磁珠是将电能转化为热能，磁珠是更“干净”的滤波元件。3、磁珠的阻抗是电抗X和电阻R的共同作用结果，低频时X主导、高频时R主导，电感多用于低频段（50Mhz），而磁珠多用于高频滤波场景，6、电感和磁珠都有额定电流参数，区别是当电流超过额定电流时，电感的有效感值会下降，而磁珠有可能会直接烧毁。2、电感的单位是电感值(H)，磁珠的单位是阻抗(欧姆)，一般是100Mhz时的阻抗值。
2023-10-17 16:58:37
58
转载 CPU、GPU、TPU、NPU等到底是什么？
APU– Accelerated Processing Unit, 加速处理器，AMD公司推出加速图像处理芯片产品。BPU– Brain Processing Unit,地平线公司主导的嵌入式处理器架构。CPU– Central Processing Unit 中央处理器， 目前PC core的主流产品。DPU– Deep learning Processing Unit, 深度学习处理器，最早由国内深鉴科技提出;
2023-10-09 20:20:37
1586
转载 JESD204B接口与协议
将所有的采样数据线性地排开，然后添加控制字和控制位得到words，也可以选择不加控制字和控制位，则words和之前排列的采样数据相同，添加控制字和控制位有两种方式：第一种是在每一个采样点的末尾添加控制位；随着ADC/DAC采样速率的不断提高，数据的吞吐量也越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，而采用传统的CMOS和LVDS（低压差分信号）已经很难满足设计要求，因此，JESD204B应运而生。增加了接口的传输延时，其次需要特殊的时钟电路导致更复杂的电路设计。
2023-10-09 16:45:53
308
转载 采样率，示波器
作者：是德科技 Keysight Technologies链接：https://www.zhihu.com/question/57268237/answer/3121853543来源：知乎著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。
2023-09-19 11:41:31
338
转载 FPGA, CPU, GPU, ASIC区别，FPGA为何这么牛
如果 FPGA 的数量足够多，每块 FPGA 负责模型中的一层或者一层中的若干个特征，使得模型权重完全载入片上内存，就消除了 DRAM 的性能瓶颈，完全发挥出 FPGA 计算单元的性能。此外，通信就必然涉及到调度和仲裁，CPU 由于单核性能的局限和核间通信的低效，调度、仲裁性能受限，硬件则很适合做这种重复工作。因此我的博士研究把 FPGA 定义为通信的「大管家」，不管是服务器跟服务器之间的通信，虚拟机跟虚拟机之间的通信，进程跟进程之间的通信，CPU 跟存储设备之间的通信，都可以用 FPGA 来加速。
2023-09-19 11:13:41
473
转载 DCM下COT控制的Buck的稳定条件
本篇文章主要介绍DCM（discontinuous conduction mode）下COT（constant on time）控制模式的降压变换器（Buck）的环路稳定条件。那么问题包括：1. COT的控制逻辑是什么？2. CCM（continuous conduction mode）下，COT控制的Buck为什么是不稳定的？3. DCM下，COT控制的Buck在一定条件下为什么是稳定的？4. DCM下，COT控制的Buck的定量的稳定条件是什么？Part1 COT的控制逻辑图1是
2023-09-08 14:24:27
218
转载 IP防护（防水防尘）等级参考国家GB-4208-2008标准
试验条件：水流量按摆管的喷水孔数计算，每孔为 0.07 L/min ，淋水时，摆管中点两边各 60° 弧段内的喷水孔的喷水喷向样品。摆管沿垂线两边各摆动 180°，共约 360°。2 防护12.5mm直径和更大的固体外来体探测器，球体直径为12.5mm，不应完全进入 2 柜体倾斜15度时，防护水滴 柜体向任何一侧倾斜15度角时，垂直落下的水滴不应引起损害。试样放置：选择适当半径的摆管，使样品台面高度处于摆管直径位置上，将试样放在样台上，使其顶部到样品喷水口的距离不大于 200mm ，样品台不旋转。
2023-09-08 10:17:33
337
1
转载 M.2 接口详解
b&m key支持的通道和b key支持的通道一样，都是sata pcie x2，但是b&m key可以兼容m key 和b key两种，而b key只能兼容b key一种，这就导致了b key毫无优势，b key被b&m key取代，现在市面上只有b&m key和m key两种m2 ssd卖, b key的m2 ssd 已经绝迹。不同的厂商，ssd设计也不一样。值得注意的是，ssd的金手指有b key，m key ，b&m key三种，但是主板上的m.2接口只有b key和m key两种。
2023-09-07 16:28:14
2031
1
转载 500W级联式AC-DC模拟电源方案（PFC+LLC）
LLC谐振变换器具有软开关、易于磁集成、高密度、低EMI和高效率等优势，已在工业界得到了广泛的应用。这里分享一个常用的PFC+LLC级联式电源方案，原理框图如图1所示。市电（185～240V）输入，由EMI滤波器进行滤波，再经过整流桥整流为直流电，通过对输入电压和开关管电流采样，实现电流与电流同相位调制，提高输入侧功率因数。Boost PFC电路将输入的交流电经整流和升压变为400V直流电。半桥LLC谐振电路功率级包括：开关网络、谐振腔、变压器和全波整流四部分。
2023-09-06 11:37:13
2404
1
转载 SRAM、DRAM、SDRAM、DDR存储器的区别
DRAM全称叫做（Dynamic Random Access Memory），SDRAM全程叫做（Synchronous Dynamic Random Access Memory），其中的Synchronous是同步的意思，指的是在使用DRAM构成阵列，进行数据存储之后，需要有同步时钟来控制电路，对DRAM阵列当中的电容进行刷新。下图中，左侧是DDR的内部时钟频率（133MHz200MHz），中间是外部总线运行时钟频率（133MHz200MHz），右侧是数据传输频率。位线的状态就会被加载入中间的锁存器。
2023-08-31 14:28:13
807
1
转载 DDR颗粒辨识
三星目前个人已知的颗粒（有些颗粒我都没有见到实物）： A-DIE（16Gb、32Gb）、B-DIE（8Gb、16Gb）、C-DIE（8Gb）、D-DIE（4Gb、8Gb）、E-DIE（4Gb）、F-DIE（4Gb）、M-DIE(16Gb)、S-DIE（4Gb、8Gb）、T-DIE（4Gb） 三星也有ett颗粒，不过少见。第二行：“NT5AD1024M8A3-GZ”重要信息1024M8代表8Gb 8Bit颗粒，A代表A-DIE，GZ代表2400 C17。力晶几乎没有原厂颗粒，所以常见的力晶颗粒是ett颗粒。
2023-08-31 11:26:00
1009
转载 SD card简介
这种情况，很容易发现，还有一种黑心卡，你就不是那么容易发现了，那就是虚标 SD卡 的等级，比如原本是 Class 4 的卡，标为 Class 10 的卖给你，你就不是那么 容易发现问题了，下面将介绍一下如何测试你的 SD 卡速度。我们最多运行三次测试。SD 卡的读取速度越快，Raspberry Pi 启动的速度就越快，加载程序的速度也就越快。今天，作为一套新的测试的第一部分，这套测试将使您能够对您的Raspberry Pi硬件执行各种诊断，我们将发布一个工具，允许您测试您的SD卡，以检查它是否正常工作。
2023-08-31 11:19:27
94
转载 DCM下COT控制的Buck的稳定条件
如果存在一定的delay（如图橘黄色的波形所示），系统肯定会认为此时反馈电压仍然低于基准电压，根据COT的控制逻辑（此时假设Toffmin很小），SW会关断Toffmin时间之后再开一个Ton时间，而不会如图4般稳定输出。反馈电压高于基准电压的时候关。如果COT控制下的Buck存在次谐波震荡的问题，则会存在，SW变高Ton时间，变低Toffmin，再变高Ton时间，再变低Toffmin，如此几个周期之后，SW较长一段时间变低（>Toffmin时间）,然后在变高Ton，再变低Toffmin，如此循环。
2023-08-28 17:30:09
460
1
原创 DCDC电源设计注意事项
总之，DC-DC电源设计需要考虑输入输出电压范围、效率和功率损耗、输出电流和负载能力、纹波和噪声、稳定性和反馈控制、输入输出保护、PCB布局和电磁兼容性、温度和环境条件、可靠性和寿命等因素。总之，LDO设计需要考虑输入输出电压差、效率和功耗、输出电流和负载能力、纹波和噪声、稳定性和反馈控制、输入输出保护、PCB布局和电磁兼容性、温度和环境条件、可靠性和寿命等因素。在设计DC-DC电源时，需要根据具体应用需求选择合适的参考电压源，并进行适当的滤波和稳压措施，以确保参考电压的稳定性和精度。
2023-08-07 10:27:11
439
原创 嵌入式处理器架构-来自chat-gpt
MIPS架构是一种成熟的、专有的架构，应用广泛，拥有庞大的生态系统。RISC-V是一种开放的、免费的架构，目前主要应用于教育和研究领域，但也在逐渐扩大应用范围。总的来说，ARM和RISC-V都是重要的指令集架构，用于设计和开发处理器和嵌入式系统。生态系统：MIPS架构拥有庞大的生态系统，包括众多的芯片制造商、工具提供商和软件开发者，使得MIPS架构的处理器和系统更易于获取和集成。生态系统：ARM拥有庞大的生态系统，包括众多的芯片制造商、工具提供商和软件开发者，使得ARM架构的处理器和系统更易于获取和集成。
2023-08-01 16:09:17
132
1
原创 ARM内核简介-来自chat-gpt
Cortex-A710：Cortex-A710是ARM最新推出的高效能内核，它是Cortex-A系列的最新成员。Cortex-A710内核在性能和功耗之间取得了平衡，具有更高的能效和更低的功耗，适用于广泛的移动设备和嵌入式应用。Cortex-A510内核在性能和功耗之间取得了平衡，具有更高的能效和更低的功耗，适用于广泛的移动设备和嵌入式应用。Cortex-A系列：Cortex-A系列是ARM最高性能的处理器内核系列，广泛应用于高性能移动设备、智能手机、平板电脑、服务器和嵌入式系统等领域。
2023-07-28 08:51:54
597
1
原创 高速信号速率标准，来自chat-GPT
然而，要注意的是，实际的数据传输速度可能受到其他因素的限制，如设备的性能、文件系统的效率和数据传输协议的复杂性等。SPI有四种模式，每种模式的速率不同。需要注意的是，DP信号速率的提升通常伴随着新的技术和功能的引入，例如更高的分辨率支持、更高的刷新率、更多的色彩深度等。然而，要注意的是，实际的数据传输速度可能受到其他因素的限制，如设备的性能、文件系统的效率和数据传输协议的复杂性等。然而，要注意的是，实际的数据传输速度可能受到其他因素的限制，如设备的性能、文件系统的效率和数据传输协议的复杂性等。
2023-07-22 16:29:21
3056
1
转载 FPGA+CPU架构的自动驾驶平台性能分析
由于在自动驾驶领域需要对传感器的数据作大量的基于深度内神经网络的复杂运算，GPU和FPGA被不约而同地用来作为对CPU的一种加速器被使用。这样做不仅可以提高计算性能，并且可以大幅度地降低能耗。FPGA+CPU架构的自动驾驶平台凭借其灵活性高效率低能耗等特点，正越来越多地被一大批拥有技术实力的公司使用，比如Waymo,百度，福特，通用等。在这里本文试图探讨如何对FPGA+CPU自动驾驶平台的性能进行估计，目的是希望帮助开发者在选择FPGA+CPU自动驾驶系统平台时初步掌握一种对系统性能的评估方法。
2023-07-18 20:45:24
328
1
转载 PCB参考平面
如果搞懂了上面的逻辑，那么内层走线的参考平面在哪就很清楚了，走线、上方平面、下方平面3者共同构成了电磁波传输的物理环境，所以上下两个平面都是信号的参考路径，也就是参考平面，从下面的场分布图中可以很清楚的看到物理环境和场分布的关系。从构成电流回路的角度来看，下图的电流分布图也很清晰的显示出返回电流的分布，如果两个平面和走线之间的间距近似相等，那么两个平面上的返回电流也近似相等，此时，两个平面同样重要。信号在传输线上是以电磁波的形式传输的，传输线的两个基本要素构成了电磁波传输的物理环境。这时哪个是参考平面?
2023-07-17 16:43:33
331
1
转载 DDR4设计
CLOCK作为EMC噪声源主要源头在PCB设计中属于重点关注对象，DDR4的整个时钟走线，在表层走线非常少，在6层板结构中，请主动放置在第3层，末端匹配电路放置在TOP层，且靠近SDRAM的CLOCK脚。这些都是现代科技的高速发展成果，速率的提升，对于设计人员来说，高的速率带来一系列的SI问题。表1为主要PIN功能简介。基于硬件自身的需求设计之外，EMC设计中需要兼顾高频领域的滤波，特别是板级的DDR4的设计更需要考虑兼顾设计，这一小节我们从时钟CLOCK本身，以及DQS和各类电源添加相应的高频滤波设计。
2023-07-17 16:25:09
780
1
翻译 DSP简介
DSP，Digital Signal Processor，也就是数字信号处理器。这是一种具有特殊结构的微处理器，是以数字信号来处理大量信息的微处理器。将模拟信号转换成数字信号，用于专用处理器的高速实时处理。DSP的工作原理：接收外部输入的模拟信号，然后将其转换为数字信号（为0或1），再对数字信号进行运算处理，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。
2023-07-17 10:29:35
2543
1
转载 SRIO-TI
摘要串行RapidIO针对高性能嵌入式系统芯片间和板间互连而设计，它将是未来十几年中嵌入式系统互连的最佳选择。本文比较RapidIO和传统互连技术的优点；介绍RapidIO协议架构，包格式，互连拓扑结构以及串行RapidIO物理层规范。介绍串行RapidIO在无线基础设施方面的应用。
2023-07-12 11:12:41
39
1
原创 mipi-phy
图4.4-3和图4.4-4是Data Lane和Clock Lane从LP到HS转换时序，图中标记的各时间段，如TLPX、THS_PREPARE、THS_ZERO、THS_TRAIL、THS_EXIT、TCLK_PREPARE、TCLK_ZERO、TCLK_PRE、TCLK_POST、TCLK_TRAIL等都需要符合一定的标准范围，Sensor一般开放的有相关寄存器用于调整，计算方法会与CLK频率有关，所以CLK频率改变之后，这些时间可能需要重新计算以满足MIPI协议标准。打过孔得同时打，不可直角走线；
2023-07-12 11:10:26
114
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人