计算机组成原理
关于计算机组成原理的知识
zhou_pig
这个作者很懒,什么都没留下…
展开
-
实验四 32 位 ALU 设计实验
一、实验预习要求预习《计算机组成原理》慕课附录 3.4 节、《计算机硬件系统设计》慕课 4.3节。二、实验目的掌握定点数加减法溢出检测方法。理解算术逻辑运算单元 ALU 的基本构成。掌握 Logisim 中各种运算组件的使用方法:逻辑运算:与、或、非、异或算术运算:乘法器、除法器、求补器、比较器移位器熟练掌握多路选择器的使用方法。能利用前述实验完成的 32 位加法器(禁止使用 Logisim 自带的加法器/减法器组件)和 Logisim 的运算组件构造指定规格的 ALU 单原创 2021-04-15 21:15:36 · 27323 阅读 · 5 评论 -
第1关:8位可控加减法电路设计
实验目的帮助学生掌握一位全加器的实现逻辑,掌握多位可控加减法电路的实现逻辑,熟悉 Logisim 平台基本功能,能在 logisim 中实现多位可控加减法电路。实验内容在 Logisim 模拟器中打开 alu.circ 文件,在对应子电路中利用已经封装好的全加器设计8位串行可控加减法电路,其电路引脚定义如图所示,用户可以直接使用在电路中使用对应的隧道标签,其中 X,Y 为两输入数,Sub 为加减控制信号,S 为运算结果输出,Cout 为进位输出,OF 为有符号运算溢出位。解答:...原创 2021-03-30 20:01:33 · 5626 阅读 · 2 评论 -
第2关:CLA182四位先行进位电路设计
实验目的帮助学生掌握快速加法器中先行进位的原理,能利用相关知识设计4位先行进位电路,并利用设计的4位先行进位电路构造4位快速加法器,能分析对应电路的时间延迟。需要注意的是不同教材上传递函数P略有差异,部分教材传递函数P是逻辑或关系,本实验采用的是异或逻辑。实验内容在 Logisim 中打开 alu.circ 文件,按照图中定义的输入输出引脚,在对应子电路中实现可级联的4位先行进位电路。其中 Gi,Pi 为进位生成函数和传递函数,Cin 为进位输入,C1~C4 为进位输出,G,P 为成组进位生成函数和原创 2021-03-30 20:02:56 · 8323 阅读 · 7 评论 -
第3关:4位快速加法器设计
实验目的帮助学生掌握快速加法器中先行进位的原理,能利用相关知识设计4位先行进位电路,并利用设计的4位先行进位电路构造4位快速加法器,能分析对应电路的时间延迟。实验内容利用前一步设计好的四位先行进位电路构造四位快速加法器,其引脚定义如图所示,其中 X,Y 为四位相加数,Cin 为进位输入,S 为和数输出,Cout 为进位输出,G,P 为 4 位成组进位生成函数和成组进位传递函数。解答:...原创 2021-03-30 20:03:55 · 5054 阅读 · 3 评论 -
第4关:16位快速加法器设计
实验目的帮助学生理解成组进位产生函数,成组进位传递函数的概念,熟悉 Logisim 平台子电路的概念,能利用前述实验封装好的4位先行进位子电路以及4位快速加法器子电路构建16位、32位、64位快速加法器,并能利用相关知识分析对应电路的时间延迟,理解电路并行的概念。实验内容在 Logisim 中打开 alu.circ 文件,在对应的子电路中利用四位先行进位电路和四位快速加法器构造十六位组间先行进位,组内先行进位快速加法器,并验证其功能是否正常,快速加法器引脚定义如图所示。其中 X,Y 为16位相加数,C原创 2021-03-30 20:05:02 · 9322 阅读 · 12 评论 -
第5关:32位快速加法器设计
实验目的帮助学生理解成组进位产生函数,成组进位传递函数的概念,熟悉 Logisim 平台子电路的概念,能利用前述实验封装好的4位先行进位子电路以及4位快速加法器子电路构建16位、32位、64位快速加法器,并能利用相关知识分析对应电路的时间延迟,理解电路并行的概念。实验内容利用16位快速加法器以及先行进位电路构建32位快速加法器,并探讨其时间延迟。可能方案:(1)2个16位加法器直接串联,C16 信号采用下层的进位输出;(2))2个16位加法器直接串联,C16 进位输入采用上层的进位输出;(3)在16原创 2021-03-30 20:06:23 · 12049 阅读 · 5 评论