（28）XIlinx FPGA 原语简介（FPGA不积跬步101）

最新推荐文章于 2024-07-03 14:31:04 发布
置顶 最新推荐文章于 2024-07-03 14:31:04 发布
阅读量2.6k 收藏 22
点赞数 3
分类专栏： FPGA小试牛刀
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46498597/article/details/107846356
版权
FPGA小试牛刀 专栏收录该内容
54 篇文章 18 订阅 ¥99.90 ¥299.90
订阅专栏
本文介绍了Xilinx FPGA开发中常用的原语，包括IBUF、IBUFDS、BUFG、IDDR、ODDR、IBUFG和IBUFGDS，详细解析了它们的功能和应用场景，如时钟输入、差分信号处理和双沿采样数据传输。对于FPGA设计者，理解这些原语有助于提升项目效率。
摘要由CSDN通过智能技术生成

1 引言

原语，即primitive。笔者主要从事Xilinx FPGA开发，这里只介绍XIlinx FPGA原语。使用原语的好处，可以直接例化使用，不用定制IP；项目开发中经常用到和IO有关的原语。

2 原语介绍
1）IBUF

IBUF是输入缓存，一般vivado会自动给输入信号加上，不需要手动添加。

2）IBUFDS

IBUFDS是IBUF的差分形式，也就是说接收差分信号然后转为单端信号。

3）BUFG
全局时钟缓存，接收时钟时使用。
4）IDDR
接收双沿采样数据，例如：千兆RGMII接口接收。

5）ODDR
发送双沿采样数据，例如：千兆RGMII接口发送。

6）IBUFG
IBUFG即输入全局缓冲，是与专用全局时钟输入管脚相连接的首级全局缓冲，接收时钟使用。

7）IBUFGDS
IBUFGDS是IBUFG的差分形式，也就是说接收差分信号然后转为单端信号，针对时钟而言。

3 结束语
希望对你有帮助，如果遇到问题，可以一起沟通讨论，邮箱：jhqwy888@163.com。

宁静致远dream
关注
专栏目录
订阅专栏
Xilinx原语的使用方法.pdf
05-31
pdf带书签，查找方便，讲解清楚明了 ，有关bufg，bufiO，bufr，dsp48，DCM，时钟和IO的buf原语使用。
FPGA之道（68）原语的使用
热门推荐
Reborn Lee
03-22 1万+
文章目录前言原语的使用什么是原语需要使用原语的情况时钟相关原语差分输入、输出原语接口相关原语用原语表示IP核的好处UDP 简介 前言 本文节选自《FPGA之道》。 原语的使用 什么是原语 原语，英文名称primitive，是FPGA软件集成开发环境所提供的一系列底层逻辑功能单元。由于是底层逻辑功能单元，所以它们往往跟目标FPGA芯片以及芯片厂商紧密相关，因此不同厂商、不同器件的原语往往不能通用。当...
Xilinx原语
最新发布
qq_45956475的博客
07-03 1298
XilinxFPGA原语学习
FPGA原语简介
qq_33155311的博客
08-05 5081
目录原语简介原语的分类时钟相关的原语IBUFGIBUFGDSBUFGBUFGPBUFGCEBUFGMUXBUFGDLLDCM接口相关的原语IDDRODDR 原语简介 原语，即primitive，原语类似最底层的描述方法，是不同厂商针对自己FPGA芯片提供的底逻辑资源的描述。因此不同的厂商，原语不同，同一家的FPGA，由于不同系列的芯片内部资源一般不同，原语也是不通用的。使用原语的好处，可以直接例化使用，不用定制IP。我们在进行FPGA开发时的HDL代码在进行综合后的输出就是由原语组成的逻辑网表，因此原语是不
FPGA时钟和原语
weixin_44637270的博客
05-11 2175
FPGA时钟和原语
fpga 原语学习（iddr）
qq_45727248的博客
10-22 1475
iddr学习与相关代码理解。
Xilinx原语——FPGA学习笔记4
m0_69082048的博客
03-10 1682
一、XILINX器件原语原语，是FPGA厂商针对其器件特征开发的一系列常用模块的名称。原语是FPGA芯片中基本元件，代表FPGA中实际拥有的硬件逻辑单元，如LUT，D触发器，RAM等。原语在设计中可以直接例化使用，是最直接的代码输入方式，原语和HDL原语的关系，类似于汇编语言和C语言的关系。Xilinx公司的原语按功能分为10类，包括计算组件、I/O端口组件、寄存器、时钟组件、处理器组件、移位寄存器、配置和检测组件、RAM/ROM组件、Slice/CLB组件以及吉比特收发器组件。
xilinx fpga原语使用防范
01-18
Xilinx 公司提供的原语涵盖了 FPGA 开发的常用领域，但只有相应配置的硬件才能执行相应的原语，并不是所有的原语都可以在任何一款芯片上运行。在 Verilog 中使用原语非常简单，将其作为模块名直接例化即可。 Xilinx...
Xilinx ICAP原语应用示例（Spartan-6）
05-03
在Xilinx FPGA设计中，ICAP（Internal Configuration Access Port）是一种重要的硬件接口，它允许用户在设备运行时对配置存储器进行编程。本示例主要关注如何在Spartan-6 FPGA上使用ICAP原语实现多启动（Multiboot）...
Xilinx ICAP原语应用示例（Kintex-7）
05-03
在FPGA（Field-Programmable Gate Array）开发过程中，Xilinx ICAP（In-System Configuration Access Port）原语是一个非常关键的工具，它允许设计者在系统运行时对器件进行配置或者更新。本示例将专注于如何在...
基于FPGA原语的低延时高速接口实现方法.pdf
07-13
研究中采用了Xilinx公司的器件原语作为分析和应用的对象，因为Xilinx是FPGA市场的主要供应商之一，提供了大量高性能的FPGA器件和开发工具。在高速接口的设计上，如以太网接口、PCIe接口等，FPGA厂商通常提供现成的IP...
Xilinx FPGA开发实用教程（第1版）
03-03
《Xilinx FPGA开发实用教程（第1版）》是一本专为FPGA初学者和有经验的工程师设计的详尽指南。Xilinx是全球领先的可编程逻辑器件供应商，其FPGA（Field Programmable Gate Array）产品广泛应用于各种电子系统设计中...
FPGA原语类型介绍
m0_46498597的博客
12-10 484
1.1 FPGA原语类型介绍 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA原语类型介绍； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASI
【FPGA ODDR原语理解】
qq_47854930的博客
05-31 2190
FPGA ODDR原语 一、原语例化内容 // ODDR : In order to incorporate this function into the design, // Verilog : the following instance declaration needs to be placed // instance : in the body of the design code. The instance name // declaration
Xilinx 原语简介--（Xilinx FPGA开发实用教程）
青春易逝，愿不负昭华，期待梦与远方
12-31 4960
前言 简要整理本书部分章节内容，详细内容可以参考阅读原著《Xilinx FPGA开发实用教程--田耘 著》！ 1、Xilinx 原语简介 Xilinx 提供的原语涵盖了FPGA 开发常用领域，但只有相应配置的硬件才能执行相应的原语， 并不是所有的原语都能在任意一款芯片上运行。 本节以Virtex-4平台介绍各类原语。 原语按功能分类，主要分为： 计算组件原语； I/O端口组件原...
Xilinx FPGA芯片命名规则
m0_46498597的博客
02-02 2466
1.1 Xilinx FPGA芯片命名规则 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx FPGA芯片命名规则； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。
FPGA存储块，有没有使能Primitives output Register作用
文鸿开源工作室
12-14 4081
在FPGA中，ROM,RAM存储块在IP核配置中都有一个配置选项：Primitives output Register，比如下图的rom IP核配置界面 接下来以RAM读写为例，我这里RAM的第一个数值为1，我们观察第一个数值的位置即可看出这个reg的作用，我这里是always Enable配置： 没有勾选Primitives output Register的情况， 当我们给了ADDR后，1个时钟周期后，RAM存储块能够读出数值。 勾选Primitives output Register的情况， 当.
Xilinx原语的使用
qq_45776815的博客
02-28 3146
UDP英文全称为User Defined Primitive，是用户自定义原语的意思。Xilinx原语是软件集成开发环境所提供的一系列底层逻辑功能单元。由于是底层逻辑功能单元，所以它们往往跟目标FPGA芯片以及芯片厂商紧密相关，因此不同厂商、不同器件的原语往往不能通用。当编译器对我们的HDL代码进行编译时，其中间环节的一些输出往往就是由原语组成的逻辑网表。因此，原语往往是不参与综合过程的，而使用原语描述的逻辑往往也不会被综合工具所优化。其实这些并不是真正的原语，而是在原语的基础上又封装了一层，也泛称为原语。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

宁静致远dream

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值