IP核：FIFO

已于 2022-08-06 23:15:05 修改
阅读量876 收藏
点赞数
分类专栏： # ▶IP核 文章标签： tcp/ip fpga开发 单片机
于 2022-08-01 09:53:47 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46830519/article/details/126094895
版权
本文介绍了如何在FPGA设计中配置和例化异步FIFO与同步FIFO。重点在于设置FIFO的异步特性，配置存储1024个16位数据，并提供了相应的例化代码，分别用于SDRAM的读写操作。同时，给出了FIFO的清零信号配置。
摘要由CSDN通过智能技术生成

前言

例化这个FIFO的IP核用于SDRAM中读写FIFO

正文

一、异步FIFO

只配置了下面3部分，其余保持默认即可
1.选择NO：配置成异步FIFO（如果配置同步FIFO，就选择YES）
2.大小配置成：可以存储1024个16位宽的数据

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

配置完成后，即可到文件夹找到例化文件，将其复制到顶层模块中

在这里插入图片描述

//------------- wr_fifo_data -------------
fifo_r_w   wr_fifo_data(
    //用户接口
    .wrclk      (wr_fifo_wr_clk ),  //写时钟
    .wrreq      (wr_fifo_wr_req ),  //写请求
    .data       (wr_fifo_wr_data),  //写数据
    //SDRAM接口
    .rdclk      (sdram_clk		),  //读时钟
    .rdreq      (sdram_wr_ack   ),  //读请求
    .q          (sdram_data_in  ),  //读数据
 
    .rdusedw    (wr_fifo_num    ),  //FIFO中的数据量
    .wrusedw    (               ),
    .aclr       (~sdram_rst_n || wr_fifo_rst)  //清零信号
);
 
//------------- rd_fifo_data -------------
fifo_r_w   rd_fifo_data(
    //sdram接口
    .wrclk      (sdram_clk		),  //写时钟
    .wrreq      (sdram_rd_ack   ),  //写请求
    .data       (sdram_data_out ),  //写数据
    //用户接口
    .rdclk      (rd_fifo_rd_clk ),  //读时钟
    .rdreq      (rd_fifo_rd_req ),  //读请求
    .q          (rd_fifo_rd_data),  //读数据
 
    .rdusedw    (               ),
    .wrusedw    (rd_fifo_num    ),  //FIFO中的数据量
    .aclr       (~sdram_rst_n || rd_fifo_rst)  //清零信号
);

二、同步FIFO

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

崽崽今天要早睡
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FIFO IP 核的调用
ziyouruf的博客
03-31 1717
FIFO（First in first out 即先入先出），是一种数据缓冲器，用来实现数据先入先出的读写方式。FIFO存储器主要是作为缓存，应用在同步时钟系统和异步时钟系统中，在很多的设计中都会使用；如：多比特数据做跨时钟域处理，前后带宽不同步等都用到了FIFO。FIFO 根据读写时钟是否相同，分为 SCFIFO（同步 FIFO）和 DCFIFO（异步 FIFO）。要完成FIFO的写操作需要三路信号：时钟，请求，数据写入信号。要完成FIFO的读操作需要三路信号：时钟信号，有效读请求信号。 首先是同步FI
IP核——FIFO
djue7752的博客
01-04 899
一、Quartus 1.打开Quartus ii，点击Tools---MegaWizard Plug-In Manager 2.弹出创建页面，选择Creat a new custom megafunction variation，点Next 3.选择IP核，可以直接搜索fifo，选择fifo，右上方选择器件型号，语言选成Verilog，再填写一下路径名字，点Next，后面就是参...
FPGA原理与结构（12）——FIFO IP核原理学习
apple_53311083的博客
08-24 1万+
本文对于xilinx的FIFOGenerator IP核进行了一个简单的介绍，解释了IP核中各个类型信号的具体功能。介绍了FIFO的读写操作，其中读操作又可以分成2种模式，推荐使用标准模式，最后介绍了FIFO的非对称读写位宽
ZYNQ之FPGA学习----FIFO IP核使用实验
鲁棒最小二乘支持向量机
11-25 1930
FPGA学习FIFO IP核使用实验
（四）零基础学懂FIFO——最详细的FIFO IP核应用教程
最新发布
ChinaRyan666（蔡杰涛）的博客
09-20 3802
爆肝2w字！只为了彻底学懂FIFO！让您零基础都会用FIFO！
fifo.zip_FIFO IP核
09-23
在本文中，我们将深入探讨标题为“fifo.zip_FIFO IP核”的主题，这涉及到FPGA（Field Programmable Gate Array）开发中的关键元素——FIFO（First In First Out）IP核，以及相关的开发流程和工具。首先，让我们从...
fpga_fifo-master_FIFOIP核_fifoIP_fifo_深度FPGA_
10-02
总结来说，"fpga_fifo-master_FIFOIP核_fifoIP_fifo_深度FPGA_"是关于FPGA中可配置深度的FIFO IP核实现的资源，包含有源代码和可能的IP核文件。这些工具对于FPGA开发者来说是宝贵的，可以帮助他们快速构建高效的数据...
ALTERA FIFO IP核使用verilog代码
01-07
ALTERA FIFO IP核是一个预封装的FPGA功能模块，它提供了高效、可靠的FIFO实现，适用于各种应用场合。在本文中，我们将探讨ALTERA FIFO IP核的使用方法以及如何通过Verilog代码进行接口设计。 首先，写入数据到FPGA...
IP核FIFO轮询输出
07-03
"IP核FIFO轮询输出"指的是在设计中使用的一种特定的通信机制，即通过FIFO（First-In-First-Out，先进先出）缓冲区来实现数据的有序传输，并且采用轮询的方式控制FIFO的输出。这样的设计常见于网络协议处理，尤其是在...
xilinx 官方fifo IP使用手册
08-30
该手册详细介绍了FIFO IP核的不同方面，包括各种接口类型、性能参数、资源利用、端口描述、设计指导、核心定制、仿真、时序分析以及调试工具等。以下是该手册中所涵盖的各个知识点的详细说明： 1. FIFO IP核概述：...
Altera FIFO IP核时序说明
a453697601的博客
11-19 877
大多数参考书中对FIFO的实验往往仅仅给出IP核的调用方法、verilog例程，对于IP核的时序解释涉及甚少。下面链接中的文章对FIFO IP核时序给出了详细的说明。 https://www.cnblogs.com/rouwawa/p/7066635.html ...
vivado FPGA操作乒乓FIFO
jj__boy的博客
04-13 2151
本文调用vivado中ip核的两个standard fifo，通过调整使能信号（wr_en,rd_en）的时序和data_in（与in_1,in_2）,data_out（与out_1,out_2）的接通，实现乒乓fifo传输数据流的无缝输入输出，不丢失任何一位数据。 本项目的难点： 1、写入：必须在fifo1停止写入数据之后，下一个时钟上升沿马上把数据写入fifo2，但是由于standard fifo的运行模式，若我们把使能信号简单地分配给统一的状态机，会...
IP核之FIFO
qq_40039676的博客
01-03 1万+
部分转载~ FIFO：First Input First Output，即先入先出队列，在计算机中，先进先出队列是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。 主要功能包括： (1)数据的缓冲。如果数据的写入速率高，但间隔大，且会有突发；读出速率小，但相对均匀。则通过设置相应深度的FIFO，可以起到数据暂存的功能，且能够使后续处理流程平滑，避免前级突发时，后级来不及处理而丢弃数据。 (2)时钟域的隔离。对于不同时钟域的数据传递，则数据可以通过FIFO进行隔离，避免跨时钟域的数据传
FPGA--IP核之FIFO
weixin_60354142的博客
03-09 4192
FIFO 的英文全称是 First In First Out，即先进先出。FPGA 使用的 FIFO 一般指的是对数据的存储具有先进先出特性的一种缓存器，常被用于数据的缓存，或者高速异步数据的交互（即跨时钟域信号传递）。FIFO 与 FPGA 内部的 RAM 和 ROM 的区别是 FIFO 没有外部读写地址线，采取顺序写入数据，顺序读出数据的方式，使用起来简单方便，由此带来的缺点就是不能像 RAM 和 ROM 那样可以由地址线决定读取或写入某个指定的地址。 根据FIFO工作的时钟域，可以将 FIFO 分为
【正点原子FPGA连载】第十五章 IP核之FIFO实验 -摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0
weixin_55796564的博客
01-04 2816
1）实验平台：正点原子领航者ZYNQ开发板 2）平台购买地址：https://item.taobao.com/item.htm?&id=606160108761 3）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-301505-1-1.html 4）对正点原子FPGA感兴趣的同学可以加群讨论：994244016 5）关注正点原子公众号，获取最新资料更新 第十五章 IP核之FIFO实验 FIFO的英文全称是First In First Out，即先进先出
Xilinx IP核之FIFO
ciscomonkey的博客
08-22 1万+
文章目录背景1、FIFO的介绍2、IP核的配置 背景 目前关于FIFO，我还没有实战用到，不过这个也是一名FPGA工程师必须要掌握的，这里来恶补一下，以方便以后哪天万一用到，况且最近笔试、面试，FIFO都会被问到。 1、FIFO的介绍 FIFO（FIRST Input First Output） 即先进先出队列，在计算机中先进先出队列是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第...
Xilinx FIFO IP核的例化和使用（含代码实例）
Doreen的博客
10-15 5940
文章包含了FIFO IP核例化 、IP核调用、端口理解及IP核控制（提供实例）
用IP核实例化第一个FIFO （ISE版本）
id_yqduan的博客
09-23 1978
ISE 用IP核实例化第一个FIFO fifo什么的道理我都懂，可是要怎么在软件里面表达出来，怎么用仿真看看例化的对不对呢？ 打开软件,创建工程 打开这个软件，我用的是14.7版本，也就是最后一版的ise new project就不用说了，如图 空白处右键 new source 选中ip，起个名字，下一步 然后就开始按照我的截图配置 里面的参数，后面都有明确的说明，如果和我一样看不懂，那就复制然后百度翻译，就明白了； 点击generate就好了； 到此为止，一行代码都没有写，ise就帮我
Xilinx IP核使用(一)--FIFO
热门推荐
兔美酱
02-14 2万+
今天在将SRIO的数据存入FIFO后，然后把FIFO中的数据不断送入FFT进行运算时，对于几个控制信号总产生问题。所以单独对FIFO进行了仿真。原来感觉FIFO的几个参数端口一目了然啊，还需要什么深入了解吗，在实验发生问题才知道当时的想法多么幼稚啊。     下面对xilixn FIFO核进行下简单说明，配上仿真时序图和源代码，描述的还是比较清晰的。希望对和我一样刚接触FPGA不久的同学能有一点
Quartus II FPGA开发：FIFO IP核配置与使用详解
"这篇文档是关于Quartus II中LPM (Logic Matrix Primitive) FIFO IP核的使用指南，主要介绍了FIFO的配置方法、时序要求、输入输出端口、复位方式、位宽处理以及约束设置等。文档还包含了一个设计实例，详细解析了从...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值