崽崽今天要早睡-CSDN博客

原创 Verilog：按位、逻辑

按位、逻辑

2022-07-20 21:25:33 277

原创 if-else：if判断语句和执行语句之间相差1个时钟周期吗？并行执行吗？有优先级吗？

if-else

2022-07-20 14:19:10 1174

原创 FPGA：20K的时钟频率

20KHZ

2022-07-12 16:54:51 601

原创 FPGA：生成占空比可调的PWM波

生成可变占空比的PWM波

2022-07-11 21:15:22 6404 7

原创 Verilog：parameter、localparam的区别和用法

parameter的用法

2022-07-10 21:59:11 2118

原创 FPGA：将FIFO封装成AXI接口的IP

封装AXI_stream的接口IP核

2022-07-08 15:46:04 3240

原创 FPGA：什么是流水线？流水线用在哪？

流水线

2022-07-01 17:27:25 1989

原创 FPGA：什么是半加器？什么是全加器？多比特数据相加怎么求？如何用面积换速度？

全加器怎么玩

2022-07-01 16:21:44 6351

原创 Verilog：HDLBits刷题-半加器、全加器

半加器、全加器

2022-07-01 09:16:51 460

原创 FPGA：实现快速傅里叶变换（FFT）算法

FFT怎么玩

2022-06-30 10:32:59 24395 14

原创面试常考题-合集

面试常问

2022-06-28 21:52:44 344

原创 FPGA：单比特跨时钟域、多比特跨时钟域（更新中）

CDC

2022-06-28 21:48:04 1802 7

原创 FPGA：偶分频、奇分频

奇偶分频怎么玩

2022-06-28 13:08:59 532

原创 Verilog：HDLBits刷题-选择器

多路选择器怎么玩

2022-06-27 20:34:38 260

原创 FPGA：奇偶校验

奇偶校验怎么玩

2022-06-27 13:30:48 1174

原创 FPGA：时钟模块设计-RTC实时时钟芯片DS1302

RTC实时时钟怎么玩

2022-06-27 10:16:22 3059 9

原创 FPGA：什么是状态机？状态机的结构？状态机怎么用？

状态机怎么玩

2022-06-27 09:45:53 2389

原创 Verilog：HDLBits刷题-for循环、全加器

for循环、全加器

2022-06-26 21:49:24 661

原创 Verilog：HDLBits刷题-条件语句

条件语句

2022-06-26 21:47:21 225

原创 Verilog：HDLBits刷题-模块

模块

2022-06-26 21:45:57 233

原创 Verilog：HDLBits刷题-向量

向量

2022-06-26 21:44:40 467

原创 Verilog：HDLBits刷题-组合逻辑-基本门电路

组合逻辑-基本门电路

2022-06-26 21:43:02 268

原创 Verilog：for循环中，不能使用i++

i++

2022-06-26 21:18:33 1446 3

原创如何计算平均学分绩点（GPA）

GPA

2022-06-25 11:00:42 2667

原创 FPGA：什么是亚稳态？亚稳态发生在哪？如何减小亚稳态？

亚稳态

2022-06-24 21:46:43 4901 6

原创 FPGA：异步FIFO

异步FIFO

2022-06-23 14:32:28 1910

原创报错：cannot match operand(s)in the condition to the corresponding edges in the enclosing event control

报错信息

2022-06-22 10:18:56 3924

原创 vivado：如何给仿真波形分组？

vivado波形分组

2022-06-17 11:37:09 2195 4

原创 Verilog：HDLBits刷题-基础

基础

2022-06-12 15:16:35 559 1

原创 FPGA入门例程：PL按键中断

PL中断

2022-06-11 16:40:47 1087

原创 vivado：生成比特流报错-约束Bank电平冲突

Bank电平冲突

2022-06-07 15:41:03 2361

原创 vivado：解读xdc约束文件

解读xdc

2022-06-07 15:32:10 5854

原创 FPGA：什么是IO单元、IO标准、Bank、VCCO、VREF

bank

2022-06-07 14:09:39 5472

原创 FPGA：什么是RTL

RTL

2022-06-07 09:24:26 5112

原创 FPGA入门例程：时钟分频-用50MHz产生12.5MHz的4分频时钟

时钟分频怎么玩

2022-06-06 21:50:05 1156 2

原创 FPGA入门例程：按键消抖-2种方法

按键消抖怎么玩

2022-06-06 21:49:10 332

原创 FPGA入门例程：边沿检测

边沿检测怎么玩

2022-06-06 21:45:15 206

原创 FPGA入门例程：计数器

计数器怎么玩

2022-06-06 20:27:15 227

原创 FPGA入门例程：LED

LED怎么玩

2022-06-06 20:24:05 245

原创 FPGA：Verilog中wait的用法

wait语句

2022-06-06 20:18:05 6149

FPGA零基础资源汇总

该资源含有如下内容： 1、面试常考题 2、零基础常见问题汇总以及知识点汇总 3、图像处理、数字识别、移动目标、FPGA搭建神经网络等项目

2024-07-23

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人