工具
文章平均质量分 63
主要EDA工具介绍
enmouhuadou
这个作者很懒,什么都没留下…
展开
-
关于create_generated_clock中get_pins
在RTL里,将现有时钟定义点(比如某个分频计数器输出cnt_div[3])经过一个buffer,这个buffer直接调用库里的单元,综合约束里设置dont_touch。新的时钟定义点设置在这个buffer的输出。这样不论在RTL里,还是综合网表之后,这个定义点永远都在。在RTL里,将现有时钟定义点(比如某个分频计数器输出cnt_div[3])经过一个buffer,这个buffer直接调用库里的单元,综合约束里设置dont_touch。新的时钟定义点设置在这个buffer的输出。这样不论在RTL里,还是原创 2021-07-02 17:21:59 · 1111 阅读 · 0 评论 -
VCS门级仿真系列文章之sdf文件和$sdf_annotate反标
SDF文件(Standard Delay File)提供了延迟信息表示的标准ASCII文件格式,VCS支持版本1.0、1.1、2.0、2.1和3.0。在SDF格式中可以指定固有延迟(intrinsic delays),互连延迟(interconnect delays),端口延迟(port delays),时序检查(timing checks),时序约束(timing constraints)和路径脉冲(PATHPULSE)。使用VCS读取SDF文件时,会将延迟值“反向标注(back-annotates)原创 2021-03-16 14:53:56 · 16824 阅读 · 0 评论 -
DC综合后文件
也就是说,DC一般完成综合后,主要生成.ddc、.def、.v和.sdc,.sdf格式的文件(当然还有各种报告和log).sdc文件:标准延时约束文件里面都是一些约束,用来给后端的布局布线提供参考。Scan_def.def文件:DFT、形式验证可能用到另外svf文件也可用于formality,记录了DC综合的一些映射信息,门控的插入等,加快比对。里面包含的是一些扫描链的布局信息,需要注意的是,必须在生成ddc网表文件之前生成.def(也就先生成.def文件),以便将def文件包含在ddc文.原创 2021-02-06 17:44:56 · 6609 阅读 · 0 评论 -
如何用vcs输出fsdb格式的波形
由于Verdi只能查看fsdb格式的波形,而vcs可以生成供DVE查看的vpd格式波形,如果想要输出fsdb格式的波形,我们就要额外在testbench中加入两个函数,并且用相应的命令进行编译。1.首先了解一些vcs的常用命令:-cm line|cond|fsm|tgl|obc|path 设定coverage的方式+define+macro=value+ 预编译宏定义-f filename RTL文件列表+incdir+directory+ 添加原创 2021-01-30 14:33:19 · 6423 阅读 · 0 评论