DFT_SCAN
文章平均质量分 70
enmouhuadou
这个作者很懒,什么都没留下…
展开
-
DFT设计之scan chain
scan chain的基本原理是将设计中所有的触发器连接成一条链,用统一的scan clk驱动,这样可以使用预先设计好的scan pattern用逐bit移入的方法送入芯片中,然后开启capture使能,这样每个触发器的Q端输出会传入他们所驱动的组合电路,scan chain中的下一级出发器D端会捕获这个组合电路的输出,然后capture失效,捕获到的每一级组合电路输出再被移出scan chain,从而在scan chain输出端得到一组结果向量,这组结果向量与工具预先计算好的预期(当然是与输入scan c原创 2021-03-31 15:45:04 · 8385 阅读 · 2 评论 -
Scan technique (扫描链插入)的一些学习总结
Scan technique的原理及过程1.标准单元替换即将标准的DFF转换为SFF,目前MUX-DFF是最常用的扫描结构。另外还有双端口clock scan,LSSD 电平敏感设计,但是很少用。2.扫描链连接没啥说的,就是连起来。注意事项1.同一个设计中有positive和negative的时钟针对这个设计,DFF+ /DFF- 分别代表上升沿触发和下降沿触发的D触发器,如果在插扫描链的过程中要将他们连成一条链,该怎么办?会是如下的哪种状况呢?正沿在前 负沿在后.负沿在前 正沿原创 2021-03-11 14:26:50 · 3335 阅读 · 0 评论 -
DFT技术介绍和所用工具
DFT是什么?DFT是design for test(可测性设计)的缩写,就是在芯片设计过程中,加入可测性逻辑。有的公司把该职位归到前端设计,有的归到中端实现。DFT职位大多分布于规模较大的数字IC设计公司里,因为大公司对芯片品质要求高,而且规模越大,芯片越贵,DFT就越复杂越重要。DFT主要是通过在芯片中加入可测性逻辑,等芯片制造出来,在ATE(AutomaticTestEquipment,自动测试仪)设备上通过可测性逻辑对芯片进行测试,挑出有制造缺陷的芯片并淘汰掉,留下没有制造缺陷的好芯片。这里需要原创 2021-03-11 13:43:12 · 14889 阅读 · 0 评论 -
SOC中的DFT和BIST对比与比较
ATE:ATE是Automatic Test Equipment的缩写,根据客户的测试要求、图纸及参考方案,采用MCU、PLC、PC基于VB、VC开发平台,利用TestStand&LabVIEW和JTAG/Boundary Scan等技术开发、设计各类自动化测试设备。BIST:BIST是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术,以此降低器件测试对自动测试设备(ATE)的依赖程度。BIST技术的快速发展很大的原因是由于居高不下的ATE成本和电路的高复杂度。现在,高度集成的电路被广泛原创 2021-02-20 10:35:33 · 1564 阅读 · 0 评论