计算机组成原理
文章平均质量分 60
暮色_年华
这个作者很懒,什么都没留下…
展开
-
CSAPP第六章存储层次结构:存储技术(SRAM和DRAM)
信息通过称为引脚的外部连接器进出芯片,每个引脚携带1位信号每个DRAM芯片都连接到某些电路,称为内存控制器。为了读取超级单元(i,j)的内容,内存控制器先发送行地址i到DRAM,随后发送列地址j。DRAM记忆单元对任何干扰都非常敏感,DRAM单元在大约10到100毫秒的时间内失去电荷。在DRAM芯片中,存储单元(位)被划分为d个超级单元,每个超级单元由w个DRAM单元组成。(1)静态RAM(SRAM)比动态RAM(DRAM)更快更贵。DRAM通过将超级单元(i,j)的内容发送回控制器来响应。原创 2024-02-06 19:43:22 · 569 阅读 · 0 评论 -
【计组笔记】指令系统:寻址方式
原创 2022-05-09 23:44:11 · 257 阅读 · 0 评论 -
【王道计组笔记】I/O查询方式
程序查询方式:CPU一旦启动I/O,必须停止现行程序的运行,并在现行程序中插入一段程序。CPU有“踏步”等待现象,CPU与I/O串行工作优点:接口设计简单、设备量少缺点: CPU在信息传送过程中花费很多时间用于查询和等待,而且在一段时间内只能和一台外设交换信息, 效率大大降低。一次只能传送一个字:外设传过来的数据放在CPU的寄存器中。即每传输一个字,CPU都要查询一次。所以,使用程序查询方式非常慢程序中断方式:DMA方式:...原创 2022-04-05 10:09:10 · 1541 阅读 · 0 评论 -
【王道计组笔记】I/O接口
接口:两个部件之间的交接部分I/O接口功能:主机和外设之间的交接界面,通过接口可以实现主机和外设之间的信息交换设备选址、传送命令、传送数据、反映I/0设备的工作状态基本结构CPU同外设之间的信息传送实质是对接口中的某些寄存器(即端口)进行读或写。控制外设输入为例:I/O端口:接口电路中可以被CPU直接访问的寄存器数据端口(读写),控制端口(写),状态端口(读)访问I/O端口:统一编址:把I/O端口当做存储器的单元进行地址分配(使用同一套地址线),...原创 2022-03-31 09:58:12 · 2684 阅读 · 0 评论 -
【王道计组笔记】输入/输出设备&磁盘
外部设备:除了主机(CPU和主存)之外的,能直接或间接与计算机交换信息的装置输入设备:用于向计算机系统输入命令和文本、数据等信息的部件。鼠标(了解)键盘(了解)键盘是最常用的输入设备,通过它可发出命令或输入数据。每个键相当于一一个开关,当按下键时,电信号连通;当松开键时,弹簧把键弹起,电信号断开。键盘输入信息可分为3个步骤:①查出按下的是哪个键;②将该键翻译成能被主机接收的编码,如ASCII码;③将编码传送给主机。输出设备:用于将计算机系统中的信息输出到计算...原创 2022-03-30 23:07:02 · 1047 阅读 · 0 评论 -
【王道计组笔记】Cache高速缓存基本工作原理
1.主存的块放到Cache中哪个位置?(1)空位随意放:全相联映射(2)对号入座:直接映射(3)按号分组,组内随意放:组相联映射地址映射:全相联映射:主存一块数据存放到Cache单元时,不仅要存放数据,还要存放有效位(1个二进制数)和主存的高位(上例为22位),所以用23个二进制数来确定主存地址与Cache地址的映射优点:空位利用率高缺点:存放标记项多直接映射:主存中的某一块通过固定的计算方法放在Cache中的某一块缺点:空位利用率...原创 2022-03-16 08:51:55 · 1556 阅读 · 0 评论 -
【王道计组笔记】高速缓存器:局部性原理及性能分析
背景:随着CPU的工作速度成指数级增长,但是主存速度跟不上,所以要提升主存速度非常重要。m个模块采用低位交叉编址的方式可以基本上将主存的带宽提升m倍,但是这依旧与CPU差距很大。【王道计组笔记】双口RAM和多模块存储器_m0_52043808的博客-CSDN博客(1)可以优化每一个存储元的存储设计,价格上升,容量下降。(2)局部性原理:CPU访问到存储器的地方是很小的一块,如果把很小的一块放在优化的存储设计的存储单元中,就可以提升整个工作系统的存储速度基于以上两点,引入层序化的理念“原创 2022-03-13 15:55:47 · 1331 阅读 · 0 评论 -
【王道计组笔记】双口RAM和多模块存储器
存取周期:启动存储到下次存储的间隔存取时间:存取一次的时间恢复时间:存储器工作完后需要一段时间恢复才能工作提供存储器存取效率: 通过方法把存储器恢复时间利用起来RAM双端口了解:多模块存储器单体多字储存器:扩充一次能读取的字节数多提并行存储器:每个模块都有相同的容量和存取速度,各模块都有独立的读写控制电路,地址寄存器,和数据寄存器既能并行工作,又能交叉工作(一个模块进入恢复时间,另一个模块进行存取)交叉编址:...原创 2022-03-12 21:25:43 · 857 阅读 · 0 评论 -
【王道计组笔记】存储系统(3):主存与CPU的连接
存储器芯片:存储器芯片与CPU的连接:主存容量拓展:位拓展:8个8k*1并行的效果,相当于1个8k*8的芯片工作,所以叫位拓展原创 2022-03-12 17:00:18 · 263 阅读 · 0 评论 -
【王道计组笔记】储存系统(1):基本概念
储存器的分类:层次(离CPU的距离):高速缓存存储器(cache),主存储器(主存、内存),辅助存储器(构成三级存储系统)设立缓存目的:提高访问速度设立辅存目的:扩大存储容量其中高速缓存存储器能主存储器能和CPU直接交流,辅存不能和CPU直接进行交流材料:磁带,磁盘;半导体存储器;光存储器存取方式:半导体存储器(RAM,ROM):随机存取,存取时间与存储单元位置无关磁盘:直接存取磁带:顺序存取信息的可保存性:易失性:RAM非易失性:原创 2022-03-12 11:07:23 · 392 阅读 · 0 评论 -
【王道计组笔记】半导体存储器RAM ROM
知识回顾:存储器芯片的逻辑结构:存储矩阵: 由大量相同的位储存单元阵列构成译码驱动: 将来自地址总线的地址信号翻译成对应存储单元的选通信号,该信号在读写电路的配合下完成对选中单元的读/写操作读写电路: 用于完成读写电路读/写控制线:决定芯片进行读/写操作片选线: 存储器的开关确定哪个存储芯片被选中,可用于容量扩充和位数扩充如果多个存储器芯片同时开同时关,可以实现存储器每次读写的位数的扩充;如果多个存储器芯片轮流开轮流关,可以实现存储器存储单元数量的扩充;如果把存..原创 2022-03-12 10:29:11 · 1340 阅读 · 1 评论 -
【王道计组笔记】定点数编码方式(原码,补码,反码)
无符号数:整个机器字长全部二进制位均为数值位,没有符号位,相当于数的绝对值补充:表示范围:n位二进制数0~2^n-1有符号数:用一位二进制数表示正负(0正1负)小数:小数点:隐含储存(定点数:事先约定,不会另用一个位储存小数点;浮点数:按规则浮动)定点小数:(小数点的位置固定)例:+0.75D=0.11B储存位0(符号位)11(数值部分) -0.75D=0.11B储存位1(符号位)11(数值部分)未考虑位拓展表示范围:有n位尾数的顶点小数...原创 2022-03-09 13:00:24 · 1431 阅读 · 5 评论 -
【王道计组笔记】数制、编码、校验
进制问题(重点):参考数电BCD码的运算:参考数电真值:符合人类习惯的数字机器数:把正负号数字化的数(存到机器里 的数)字符和字符串的存储:ASCII码:数字、字母、符号共128(2^7)个字符,7位二进制编码,因为计算机通常把8位二进制数作为1个字节(1B),所以用一个字节可以表示一个字符汉字的表示和编码:GB 2312-80:汉字+各种符号共7445个介绍:*GB2312-80 把7445个汉字分为94个区,每个区94个位置,可以用区号+位置号确定一个汉字,所以一原创 2022-03-09 10:14:45 · 414 阅读 · 0 评论 -
【王道计组笔记】总线(4):总线操作和定时
总线传输的四个阶段:(1)申请分配阶段:由需要使用总线的主模块(或主设备)提出申请,经总线仲裁机构决定将下一传输周期的总线使用权授予某一申请者。也可将次阶段细分为传输请求和总线仲裁两个阶段。(2)寻址阶段:获得使用权的主模块通过总线发出本次要访问的模块的地址及有关命令,启动参与本次传输的从模块(3)传输阶段:主模块和从模块进行数据交换,可单向或双向进行数据传送。(4)结束阶段:主模块的有关信息均从系统总线上撤除,让出总线使用权总线定时:总线在双方交换数据的过程中需要时间上配合关系的控原创 2022-03-08 20:55:03 · 387 阅读 · 0 评论 -
【王道计组笔记】总线(3):总线仲裁的基本概念
同一时刻只能有一个设备控制总线传输操作,可以有一个或多个设备从总线接受数据主设备:获得总线控制权的设备从设备:被主设备访问的设备。只能响应主设备发来的各种总线命令为什么要进行仲裁?总线作为一种共享设备,不可避免地会出现同一时刻有多个主设备竞争总线控制权的问题总线仲裁的定义:多个主设备同时竞争主线控制权时,以某种方式选择一个主设备优先获得控制权分类:分布仲裁方式集中仲裁方式:链式查询方式计数器定时查询方式独立请求方式...原创 2022-03-08 19:23:20 · 1807 阅读 · 0 评论 -
【王道计组笔记】总线(2):性能指标分析
总线(传输)周期:一次总线操作所需的时间包括申请阶段、寻址阶段、传输阶段、结束阶段。通常由若干个时钟周期构成总线时钟周期:机器的时钟周期。计算机有一个统一的时钟,以控制整个计算机的各个部件,总线也要受此时钟的控制(T)总线工作频率:总线上各种操作的频率,为总线周期的倒数。表示一秒内传送几次数据若总线周期=N个时钟周期,则总线的工作频率=时钟频率/N总线时钟频率:时钟周期的倒数(1/T),一秒内有多少个时钟周期--------------------------------原创 2022-03-08 09:21:24 · 464 阅读 · 0 评论 -
【计算机组成原理笔记】计算机的基本组成
运算器:完成算术运算和逻辑运算,将运算中间结构暂存在运算器内储存器:存放数据和程序(指令)控制器: 控制,指挥程序和数据的输入,运行以及处理运算结果输入设备:将人们熟悉的信息形式转换为机器能识别的信息形式输入设备:将机器运算转换为人们熟悉的信息形式(1)由于运算器和控制器在逻辑关系和电路结构上联系紧密,通常把它们合起来叫中央处理器(CPU)。(2)把输入设备和输出设备简称为I/O设备因此,现代计算机可认为由三大部分组成:cpu I/O设备,主储存器(M.M main M...原创 2022-02-21 23:07:42 · 460 阅读 · 0 评论 -
【王道计组笔记】总线(1):总线的概念和分类
“共享”: 公路了解了解:选D原创 2022-01-15 16:09:25 · 901 阅读 · 0 评论