牛客网刷题
文章平均质量分 83
本专栏旨在记录本人巩固 Verilog 基础知识的过程。
一个默默无闻的小程序员
这个作者很懒,什么都没留下…
展开
-
Verilog学习之数据大小端转换设计
今天我们做的是第十道题——使用函数实现数据大小端转换,这道题其实也比较简单,就是逆向输出一个数据,但我们需要知道如何去定义一个函数并合理的调用它。接下来让我们看看如何去写这道题。...原创 2022-07-10 09:01:57 · 2026 阅读 · 0 评论 -
Verilog学习之三输入数的大小比较设计
今天我们做的是第九道题——使用子模块实现三输入数的大小比较,在这道题中我们需要清楚的知识点是如何去声明一个子模块,并且在主模块中将其实例化。接下来我们开始解这道题原创 2022-07-09 11:23:08 · 5351 阅读 · 7 评论 -
Verilog学习之简化代码设计
今天我们做的是第八道题——使用 generate……for 语句简化代码,在这道题里我们需要注意或者说是学会的是如何使用 generate 循环生成语句,接下来就让我们看如何解这道题。原创 2022-07-09 10:09:46 · 590 阅读 · 0 评论 -
Verilog学习之求两个数的差值设计
今天我们做的是第七道题——求两个数的差值,其实听名字就可以知道这道题其实特别的简单,只是两个数之间的比较求差而已,所以这道题我们就不具体写思路了,直接附上代码。[原创 2022-07-08 15:34:56 · 922 阅读 · 0 评论 -
Verilog学习之多功能数据处理器设计
今天我们做的是第六道题——多功能数据处理器,这道题也比较简单,我们可以直接用 if-else 语句进行判断,也可以采用状态机的思想去求解(其实也就是 case 多分支判断语句)。接下来让我们去看看如何解这道题...原创 2022-07-08 08:23:03 · 325 阅读 · 0 评论 -
Verilog学习之位拆分与运算设计
今天我们做的是第五道题——位拆分与运算,这道题比较简单,我们只需要用到状态机的思想和“+”运算以及数据锁存的问题。接下来就让我们看看如何写这道题。原创 2022-07-07 19:33:24 · 1946 阅读 · 1 评论 -
Verilog学习之移位运算与乘法设计
今天我们做的是第四道题——移位运算与乘法,众所周知,在硬件中进行乘除法运算是比较消耗资源的一种方法,想要在不影响延迟的情况下尽量减少资源消耗,我们必须从硬件的特点上进行设计。接下来便让我们看看如何去解这道题。...原创 2022-07-07 16:21:24 · 3151 阅读 · 0 评论 -
Verilog学习之奇偶校验设计
今天我们做的是第三道题——奇偶校验。在这道题里,我们需要理解什么是奇偶校验,并且如何去进行奇偶校验,接下来我们便去看看如何写这道题。原创 2022-07-05 10:26:01 · 3970 阅读 · 1 评论 -
Verilog学习之异步复位的串联T触发器设计
在前面我们对 Verilog 的基础语法知识进行了学习,对 Verilog也有了一定的了解,接下来的一段时间我们就开始在牛客网上进行刷题,巩固我们的基础知识,熟悉用 Verilog 去写代码。 今天我们做的是第二道题——异步复位的串联T触发器...原创 2022-07-04 19:13:12 · 2068 阅读 · 0 评论 -
Verilog学习之四选一多路器设计
在前面我们对 Verilog 的基础语法知识进行了学习,对 Verilog也有了一定的了解,接下来的一段时间我们就开始在牛客网上进行刷题,巩固我们的基础知识,熟悉用 Verilog 去写代码。 今天我们做的是第一道题——四选一多路器。.........原创 2022-07-04 18:46:13 · 10517 阅读 · 1 评论 -
Verilog学习之wire类型与reg类型的区别
在本篇文章中,我粗浅的发表了一些我对 wire 类型和 reg 类型的理解。在我看来,wire 类型(线网类型)表示的是直通,也就是一根线,一头连接的是输入,一头连接的是输出;而 reg 类型(寄存器类型)表示的是存储单元,它会一直保持原有的数据即默认值x(未知状态),直到相应的触发信号产生,输出才会变化。......原创 2022-07-04 17:36:40 · 4860 阅读 · 1 评论