“21天好习惯”第一期-18

计组笔记

---

 

3.5.2        基本的组成部件 

        MIPS32架构的CPU，与其他类型CPU一样，从指令集的功能和硬件架构（微架构）方面来看，基本上需要包括常见的ALU（算术逻辑单元）、若干通用寄存器、数据暂存器、多路选择器等，还可能包括与指令架构特点密切相关的功能部件，如用于把16位数据扩展成32位数据的位宽扩展器、用于左移2位的移位器、用于伪直接寻址方式的地址拼接器等。这些常见的功能部件可以归纳为如下4类：数据存储部件、数据处理部件、数据运算部件、数据通路选择部件。 

1、数据存储部件

 （1）寄存器堆

                在MIPS体系的处理器中，内部的若干寄存器一般不是分立式存在的，通常是采用小容量的多端高速存储器来构造一个集成的寄存器堆，集中式地实现对各寄存器的读、写操作。

                下图是一个在MIPS32架构中经常使用到的32x32位的三端口寄存器堆。

（2）双模式存储器

                主存储器通常位于CPU外，CPU内部一般设置有一定容量的指令和数据缓冲存储器，这类存储器的外部特性如同3-60所示。

（3）特殊功能寄存器

        MPIS架构的CPU中也包括了一些专用的特殊寄存器：PC（程序指针计数器）、IR（指令寄存器）、PSW（程序状态字寄存器）等，如图3-61所示。

         

        这些特殊的功能寄存器彼此都是分立的，具备的公共特性是都只有一个数据输入端口WD和一个数据输出端口RD，以及一个专门用来接收时钟边沿触发信号的clock端口。在MIPS处理器中，有些特殊的寄存器只是在特定时序条件下才会被写入数据，其余情况仅仅是从中读取数据，此时应为其设置一个写模式控制信号Enable。当且仅当Enable=1（有效、高电平）、clock信号的边沿到来时，才能将输入端数据WD写入到寄存器，即WD->$R（WD->RD）。其余状态下，寄存器处于读模式，此时它的数据和输出保持不变。  

         当然，对于一些功能单一的寄存器，如暂存器等，每个时钟周期都会被写入数据，此时再设置Enable控制写入模式已无意义，因此这类寄存器通常不需要有Enable，仅靠clock信号边沿触发就将WD写入到寄存器中，或者从寄存器中输出数据到RD端口。