I2S通信

一、概述

数字音频系统中的数字音频信号会由多个（V）LSI芯片处理，例如：

·  A/D和D/A转换器；

·  数字信号处理器；

·  为光盘和数码录音纠错；

·  数字滤波器；

·  数码输入/输出接口；

标准化通信结构对设备和IC制造商都至关重要，因为它们增加了系统的灵活性。为此，飞利浦半导体公司在1986年定义（1996年修订）了Inter-IC Sound(I2S，IIS，Integrated Interchip Sound)总线——一种专门用于数字音频的串行链路。

I2S采用了独立的导线传输时钟与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真，为用户节省了购买抵抗音频抖动的专业设备的费用。标准的I2S总线电缆是由3根串行导线组成的：1根是数据线；1根是字选择线；1根是时钟线。

·  串行数据（SD）；

·  声道选择（WS/LRCK）；

·  连续串行时钟（SCK/BCLK）；

注：在I2S总线上，只能同时存在一个主设备和发送设备，产生SCK和WS的是主机。

图一、简单的系统配置和基本的接口时序

二、协议具体规范

I2S特点

1、支持全双工/半双工

2、支持主/从模式

3、和PCM相比，I2S更适合立体声系统。当然，I2S的变体也支持多通道的时分复用，因此可以支持多声道。

串行时钟SCK

串行时钟SCK，又称为位时钟，每一bit音频信号都对应一个SCK时钟，那么SCK频率最低：声道数*采样频率*采样位数；

扩展：

人耳可以听到的声音频率在20Hz~20KHz，根据奈奎斯特采样定理，数字采样的过程可以分为三个阶段：采样、量化、编码；在声音传递处理时，还需要区分单声道和立体声（包含左声道、右声道）；单声道就是将采样的信号经过单一音轨进行处理；左声道是将采样信号中的高频部分和中频部分信息经过压缩以及音轨处理，这部分信息更适配人类的左耳收听范围，故称为左声道；右声道不同于左声道，是利用声音信号中的低频部分信息进行处理；

根据以上分析，可以得出声音的几个要素：

采样频率，目前常用的采样频率有：11.025KHz、22.05KHz、44.1KHz、48KHz、96KHz等；

量化位宽，目前常用的量化位宽有：8bit、16bit、24bit、32bit等；

声道数，普通就是左右声道；多声道变体这里不做多说，反正就是多一组声道的数据。

声道选择WS

WS是声道选择信号，表明数据发送端所选择的声道。当：

WS＝0，表示选择左声道

WS＝1，表示选择右声道

WS也称帧时钟，即LRCLK/Left Right Clock。WS频率等于声音的采样率。WS既可以在SCK的上升沿，也可以在SCK的下降沿变化。从设备在SCK的上升沿采样WS信号。数据信号MSB在WS改变后的第二个时钟（SCK）上升沿有效（即延迟一个SCK），这样可以让从设备有足够的时间以存储当前接收的数据，并准备好接收下一组数据。

串行数据SD

SD是串行数据线，在I2S通信中，音频数据以二进制补码形式在数据线上传输。I2S总线协议规定，在串行数据SD传递时，均是通过高位（MSB）到低位（LSB）依次传输；

注：在上述三个信号之外，一般系统还会再定义一个主时钟MCLK，用于主从设备的同步，或者用于产生位时钟SCK。主时钟MCLK频率一般选择128/256/512*采样频率。

电气特性

输出电平

VL < 0.4V
VH > 2.4V

输入电平

VIL < 0.8V
VIH > 2.0V
注：这是使用的TTL电平标准，随着其它IC（LSI）的流行，其它电平也会支持。

时序标准

在I2s总线中，任何设备都可以通过提供必需的时钟信号成为系统的主导装置，而从属装置通过外部时钟信号来得到它的内部时钟信号，这就意味着必须重视主导装置和数据以及命令选择信号之间的传播延迟，总的延迟主要由两部分组成：

1.外部时钟和从属装置的内部时钟之间的延迟

2.内部时钟和数据信号以及命令选择信号之间的延迟

对于数据和命令信号的输入，外部时钟和内部时钟的延迟不占据主导地位，它只是延长了有效的建立时间(set—up time)。延迟的主要部分是发送端的传输延迟和设置接收端所需的时间。

图二、发送和接收时序的性能指标要求

根据data相对于LRCK和SCLK位置的不同，分为：I2S标准格式（飞利浦规定的格式）；左对齐（较少使用）；右对齐（日本格式，SONY格式）。发送和接收端必须使用相同的数据格式。

标准格式

使用LRCLK信号指示当前正在发送的数据所属声道。

LRCLK为0表示为左声道数据，为1表示为右声道数据；

发送的有效数据相对于LRCLK的变化沿，延迟一个时钟周期，LRCLK信号在位时钟BCLK的下降沿变化；发送方向数据在BCLK的下降沿变化，接收方向数据在BCLK的上升沿读取数据；

具体数据格式如下图：

图三、标准格式时序

按照上述格式进行数据的收发，无论收发多少位有效的数据，数据的最高位总是出现在LRCLK变化后下一个BCLK处。这就使得接收端和发送端的有效位数不同，如果接收端处理的有效位数小于发送端，可以放弃数据帧中多余的低位数据；如果接收端能处理的有效位数多余发送端，可以自行补足剩余的位。这种机制使用发送端和接收端的处理更加灵活多便

左对齐格式

标准左对齐较少使用，下图为左对齐时序图，和PHILIPS格式（图三）对比可以看出：标准左对齐格式的数据的MSB没有相对于BCLK延迟一个时钟。左对齐格式的左声道的数据MSB在WS上升沿之后SCK/BCLK的第一个上升沿有效；右声道的数据MSB在WS下降沿之后SCK/BCLK第一个上升沿有效。

标准左对齐格式的优点在于，由于在WS变化后的第一个SCK上升沿就开始采样，它不需要关心左右声道数据的字长，只要WS的时钟周期足够长，左对齐的方式支持16-32bit字长格式。

图四、左对齐格式时序

右对齐格式

标准右对齐也叫日本格式，EIAJ (Electronic Industries Association of Japan) 或SONY格式，下图为右对齐时序图。右对齐格式左声道的数据LSB在WS下降沿的前一个SCK/BCLK上升沿有效，右声道的数据LSB在WS上升沿的前一个SCK/BCLK上升沿有效。相比于标准左对齐格式，标准右对齐的不足在于接收设备必须事先知道待传数据的字长。这也解释了为什么许多CODEC都会提供多种右对齐格式选择功能。

图五、右对齐格式时序

注：标准左对齐和标准右对齐模式的LRCK/WS高低电平对应的左右声道与标准I2S模式的规定恰好相反！标准左右对齐LRCK/WS高电平对应左声道，LRCK/WS低电平对应右声道；而I2S低电平对应左声道，LRCK/WS高电平对应右声道！

附：

图六、esp32的i2s初始化配置与使用示例

补充：

PCM数字音频接口，即说明接口上传输的音频数据通过PCM方式采样得到的，以区别于PDM方式。在音频领域，PCM接口常用于板级音频数字信号的传输，与I2S相似。PCM和I2S的区别于数据相对于帧时钟（FSYNC/WS）的位置、时钟的极性和帧的长度。其实，I2S上传输的也是PCM类型的数据，因此可以说I2S不过是PCM接口的特例。

相比于I2S接口，PCM接口应用更加灵活。通过时分复用（TDM, Time Division Multiplexing）方式，PCM接口支持同时传输多个声道的数据，减少了管脚数目（实际上是减少I2S的“组”数，因为每组I2S只能传输两声道数据嘛）。TDM不像I2S有统一的标准，不同的IC厂商在应用TDM时可能略有差异，这些差异表现在时钟的极性、声道配置的触发条件和对闲置声道的处理等。

PCM接口与I2S相似，电路信号包括：

PCM_CLK数据时钟信号

PCM_SYNC帧同步时钟信号

PCM_IN接收数据信号

PCM_OUT发送数据信号

图七、TDM/PCM与I2S接口对应关系

图八、PCM时序