Xilinx高速接口GT介绍以及IP核详解

---

一、GT是什么？

参考链接：https://zhuanlan.zhihu.com/p/46052855

1. 它是集成在FPGA芯片内部的固定电路， 因此我们只需要关心该固定电路与FPGA的逻辑部分接口时序即可；
2. 它是串行收发器， 发送出去只有1bit数据， 而接收端也是1bit线。 但FPGA与该器件的接口数据是多bit的， 因此该收发器同时也是一个高速并串转换器；
3. 它是高速收发器， 一般线速率可达Gbps， GT分为不同系列， 在不同的系列中有不同的速度。
4. GT(包括GTX、 GTH和GTP)是Xilinx在高速SerDes的基础上， 增加了其他模块， 如LVDS、 PLL、 8b/10b编解码+绕解码等(具体可以看Xilinx相关文档， 如ug476)形成的一个高速串行收发器， GT是Gigabit Transceiver的意思， 它是实现当下一些高速串行接口的基础： 如PCIe、 RapidIO等

二、如何实现的高速传输

1. 采用差分接口， 能够很好地抑制共模干扰， 有效提高传输的可靠性；
2. 由于采用了SERDES， 使用串行总线传输数据， 不需要考虑并行总线的位对齐的问题， 并行总线由于在布线时很难保证每条线路长度与电气特征一致， 导致信号到达时间不同， 在较高的工作频率下很难实现完全同步， 以致出现信号偏移。 这使接收器难以确定采样时间， 容易造成数据错误。 所以串行总线可以以很高的速率传输串行数据；
3. 由于寄生电容的影响， 在并行的两条数据线中容易产生串扰， 甚至改变信号原有真实电平。 采用地线进行屏蔽可以在一定程度上消除串扰， 但同时也造成总线线路数目的急剧增加。 而串行总线不存在这样的问题。
4. SERDES不需要传输随路时钟， 因为接收端的时钟提取核恢复模块可以从接收到的串行数据中提取出时钟， 所以不存在随路时钟的抖动带来的问题。

三.GT高速收发器结构

1. PMA、 PCS

GT高速收发器结构图主体分为PMA(Physical Media Attachment， 物理媒介适配层)和PCS(Physical Coding Sublayer， 物理编码子层)。PMA的功能为：串并转换（图中的SIPO-串入并出和PISO-并入串出）和模拟部分；PCS中的功能， 都是并行的数字电路处理。理论上说GTX的最小必要单元就是PMA， 其主要原因就是核心的模拟部分。 而PCS理论上可以全部由FPGA普通逻辑来实现。 当然作为硬核提供的P