ZYNQ学习
文章平均质量分 74
ZYNQ入门学习教程
顺子学不会FPGA
学海无涯
展开
-
ZYNQ第六章-PS与PL数据交互第一篇
写代码的时候需要注意一点,在平时我们使用BRAM时候,如果位宽为32,那么地址加一时候的单位是以4字节为单位,但是在BD里面通过AXI BRAM CTRL去控制BRAM的时候,地址加一对应的是一个byte数据,我们位宽为32,那么写一个数据,地址就应该加32/8,也就是4。读完数据延时5ms后PS端在BRAM地址40-79当中写入40byte数据,一次写入32bit,所以地址一次加4.PL端在BRAM地址0-39写入十个从0开始的递增数据,然后让PS端去读。原创 2024-03-27 00:15:00 · 2676 阅读 · 0 评论 -
ZYNQ第七章-PS与PL数据交互第二篇
在上一篇内容当中,介绍了PS端通过M_AXI_GP接口和PL端进行交互,但由于M_AXI_GP接口是一个AXI_Lite接口,所以更多时候作为PS端控制PL端一些寄存器时使用,若要进行大量数据交互,则行不同。原创 2024-03-26 18:33:21 · 789 阅读 · 0 评论 -
ZYNQ学习第三章-UART控制器
连接主机和ZYNQ板卡,通过串口助手发送10byte数据,同时也可以观察到板卡返回的相同的数据。当一次性发10byte数据时板卡会立刻返回相同的数据,当一次只发送01,即1byte时,需要发送十次之后,板卡才会跳出接收函数当中的while循环,同时返回10个01。原创 2024-03-12 18:40:09 · 458 阅读 · 0 评论 -
ZYNQ学习第二章_PS端使用GPIO点亮LED
本文将详细介绍PS端使用GPIO的三种方式。原创 2024-03-11 19:01:46 · 1273 阅读 · 0 评论 -
ZYNQ学习_第一章_HelloWorld
ZYNQ开发包括俩部分,ARM(PS)核开发与FPGA(PL)开发,FPGA侧开发即使用我们熟悉的vivado,ARM侧开发需要使用SDK或者是VITIS,新版本的VIVADO不再是在其内部包括SDK,而是需要使用单独的VITIS进行开发。在VIVADO中进行BD设计框图,添加ARM核心配置ARM信息,时钟频率、DDR型号、外设引脚等完成BD框图中的模块互联生成PL端bit流到处PS端硬件信息打开SDK或者VITIS,本内容主要介绍VITIS导入硬件平台创建应用程序。原创 2024-03-11 09:35:04 · 876 阅读 · 0 评论 -
ZYNQ学习记录
第五章:PS端_IIC_EEPROM控制器。第七章:PS端通过LWIP实现以太网。第四章:PS端_FLASH控制器。第三章:PS端_Uart控制器。第二章:PS端使用GPIO。第六章:PS_PL数据交互。原创 2024-03-11 09:43:36 · 215 阅读 · 0 评论