m0_56262476的博客

对System Generator算法进行板级验证，需要快速搭建算法外围测试电路。通过vio控制和串口助手，可以将需要处理的数据提前存入FPGA的ram中，再控制算法运行，将结果通过串口输出。

使用赛灵思FPGA搭建bin文件存储系统，使用matlab生成bin文件，并通过串口将bin文件存入到FPGA的ram中，再通过串口将ram中的数据读取出来。

搭建串口收发与储存双口RAM系统：FPGA将串口发送的数据存储在双口RAM的一段连续空间中。当需要时，按下按键S0，则FPGA将RAM中存储的数据通过串口发送出去；再次按下S0，则停止数据发送。

讲解嵌入式块RAM-双口ram的使用，详细讲解了ram的ip核创建、仿真和结果分析。

讲解了工业环境下串口接收模块的设计思路与验证，使用issp调试工具完成了板级验证，并将接收到的hex格式数据显示到数码管上。

讲解使用串口发送模块发送字符串的方法，并将其封装为一个简单的模块；使用发送字符串的思路，讲解一个发送数字字符的小案例。

文章包含串口发送模块（可直接使用），讲解串口发送时序和串口发送模块的电路设计；包含按键控制串口发送数据的案例：通过issp调试数据，数码管显示调试数据，通过按键可发送该数据给电脑。

驱动74HC595芯片来控制三线制数码管显示数据，讲解了74HC595芯片的时序图、级联电路和驱动代码，并使用ISSP调试。使用按键控制数码管显示不同数据内容。

讲解数码管显示驱动模块（含低功耗设计），包含电路设计、ISSP调试工具的使用。分别使用AV4开发板和Spirit_V2开发板结合数码管驱动模块完成了简单的设计。

按键消抖模块的实现，模块代码可直接使用；使用$random随机函数编写测试激励文件，编写了仿真模型key_model的代码。

Python与FPGA、蓝牙BLE模块实现串口通信，主要使用USB转TTL模块实现转接。

讲解串口通信基础知识点、FPGA异步信号处理、串口收发模块和状态机判断数据值并控制LED灯。

文章主要讲解了testbench相关的基础知识点，包括testbench文件的基本结构、各结构部分的作用以及编写规则。在补充语法中讲解了repeat和forever循环语句，以及仿真控制任务$stop的介绍。

讲解了FPGA中状态机的基础知识点，通过基础案例来分析和掌握状态机，案例包括Hello状态机例程、状态机实现流水灯、使用状态机产生pwm信号

文章从基础内容开始讲解阻塞赋值与非阻塞赋值，编写相关的基础代码，分析与比较阻塞赋值与非阻塞赋值的区别与联系。讲解两种赋值方式的特点以及使用原则。

文章介绍了BCD码的基础知识，并使用Verilog HDL实现一个简单的BCD码计数器。对于BCD码计数器的级联，分别讲解了Verilog HDL和调用ip核的实现方法，同时记录了设计过程中遇到的问题以及解决办法。

文章讲解了在Quartus Ⅱ 13.0中使用ip核的基础步骤。以LPM_COUNTER IP核为例，讲解了计数器ip核的基本知识，并在顶层中调用ip核计数器实现级联（顶层代码+测试激励文件代码）。

使用FPGA产生非等占空比的信号，并通过点亮LED的时间来可视化。文中还使用该编程思路列写了两个流水灯的小项目，其中展示了if-else语句和case语句在底层逻辑上的差异。

主要讲解Verilog文件的基本结构，包括模块定义、端口声明、内部资源声明和基础语法。文中使用案例代码为2-4译码器和二选一多路器。适合新手学习与入门。

本篇文章是基于小梅哥研发的项目，基于USB2.0高速数据传输模块的RGB摄像头实验。通过在AC620V2开发板上接入USB2.0模块和OV5640摄像头模块，在电脑上位机中显示出了摄像头的实时采集。（学习记录）

基于FPGA的循迹小车，控制核心板为Spirit_V2开发板。文章介绍了硬件的搭建、代码的编写以及结果分析。完整的硬件购买链接也在文中。项目包括顶层模块、LCD模块和PWM模块。编程语言：Verilog HDL。

该系列文章只是作为学习记录，并无其余用途。所发文章内容是经过自己本身操作和记录整理得来。本篇文章主要记录小精灵V2（Spirit_V2）开发板初使用过程。EP4CE6部位对应参数管脚数144个I/O管脚电压3.3V内核电压1.2V配置芯片EPCS4时钟源50M外围器件：①按键模块②发光二极管（LED）模块③有源蜂鸣器④六位数码管-共阴极数码管⑤12864/1602液晶接口其余扩展接口。

使用Verilog语句设计定时器并驱动FPGA板载蜂鸣器发出声音；介绍了D触发器对信号的延迟妙用；设计了简单的蜂鸣器电子琴。

实现AC620开发板的板载LED灯每500ms翻转一次电平，扩展学习实现LED流水灯。实现基础的25位计数器，以此来判断电平的翻转时间。在前仿真时使用了参数化设计，并分析了由布局布线而产生的中间态，以及在后仿真中的中间态情况。

本篇文章主要记录“二选一多路器”的实现、仿真和烧录过程。其中，解决了在进行门级仿真时没有提示进行时序模型选择和仿真结果没有出现延迟的情况。是对二选一多路器实现的记录。仿真包括VWF波形、功能仿真和时序仿真。

该类型系列博客只是为了记录自己学习FPGA的过程，会把遇到的问题和各种细节都记录下来，方便以后回顾复习，也希望能够帮助遇到困难的小伙伴们。我选择的FPGA开发板是AC620 Altera FPGA开发板。因为我是零基础开始学习，所以从淘宝小梅哥FPGA店里购买了这款适合新手学习的开发板（没有购买其余扩展模块，先打好基础，再去学习高难度的技术）。