FPGA随记——逻辑综合

逻辑综合是在标准单元库和特定的设计约束基础上，把设计高层次约束描述转换成优化的门级网表的过程。

翻译：

RTL描述被逻辑综合工具转换成为一个未经优化的内部中间表示，这一过程称为翻译。翻译相对简单，就是把verlog编码转换成门级的实现，这个过程不考虑面积，时序和功耗等设计约束。在本过程中，逻辑综合工具仅完成简单的内部资源分配。

未经优化的中间表示：

这个翻译过程之后得到的一个文件或者产物，并不是一个过程。

逻辑优化：

逻辑优化的过程中会删除冗余逻辑，优化过程中使用了大量的与工艺无关的布尔逻辑优化技术，并产生逻辑优化后的内部表示。

工艺映射和优化：

这一步骤中，综合工具使用工艺库中提供的单元，用逻辑门实现该内部表示，换言之就是设计被映射到需要的目标工艺。同时，实现的结果必须满足时序，面积和功耗等设计约束。为了获得针对目标工艺的最优结果，还需要做一些局部优化，这个称为工艺优化。

ps:例如某公司采用28nm进行IC芯片的设计和加工，那么基于此工艺下可以加工出来的器件（逻辑门，宏单元，加法器等）可以构成一个库，这个就是工艺库。工艺映射就是用某工艺库中提供的单元，把内部设计表示为由工艺库中单元实现的逻辑门，这个过程称为工艺映射。