FPGA随记——组合逻辑电路

描述方式一：基于数据流描述，标准的组合逻辑描述方法

module add (
   a,   b， sum, c ) ;
  input  wire a   ;
  input  wire b   ;
  output reg  sum ;
  output reg  c  ;
     
   assgin (c,sum)= a+b  ;   
 endmodule

描述方式二 ：基于always语句的行为描述方法，也一种组合逻辑描述方式

 module add (
   a,
   b,
   sum,
   c
) ;
  input  wire a   ;
  input  wire b   ;
  output reg  sum ;
  output reg  c  ；
   always (a or b )
      begin
        sum = a|b;
        c = a&b ;
      end
   
 endmodule

描述方式三：按照门级电路方式的搭建，属于结构体描述方式

这个不学，感觉做芯片才需要