FPGA工程师技能树

已于 2023-07-04 14:20:37 修改
阅读量111 收藏 2
点赞数 1
文章标签： fpga开发
于 2023-07-04 14:05:35 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_60467543/article/details/131533592
版权

欢迎访问无界逻辑：www.wujieluoji.com

“所谓技能树，实际上就是把学习一种知识或技能所需要的分项知识与技能通过树状图（或思维导图式）的视觉呈现方式构建出来“。笔者一直从事逻辑开发工作，利用“国际惯例”的“闲暇”时间，整理得失，聊以自慰。憋出来一个相对全面的FPGA工程师技能树，作为新人们知识图谱建设的参考。欢迎大家指正。

对于技术直男来讲，只能笔随心动，想到哪写到哪。从事逻辑开发工作，兴趣使然，在大学里做了FPGA相关的毕业设计，就确定了后面的职业生涯的方向。先后从事过，芯片前端设计、原型验证、FPGA开发岗位，大抵是没有离开底层逻辑设计的范畴，也算一条路走到黑了。学到的知识越多，越感觉未知领域越广阔。通过整理思路，也能更全面的看待构建自身的知识体系。活到老，学到老。

无界逻辑：点硅成芯，点石成金 

无界逻辑
关注
（240）FPGA验证工程师岗位技能树
m0_46498597的博客
04-18 429
（240）FPGA验证工程师岗位技能树 1 文章目录 1）文章目录 2）FPGA入门与提升课程介绍 3）FPGA简介 4）FPGA验证工程师岗位技能树 5）技术交流 6）参考资料 2 FPGA入门与提升课程介绍 1）FPGA入门与提升文章目的是为了让想学FPGA的小伙伴快速入门以及能力提升； 2）FPGA基础知识； 3）Verilog HDL基本语法； 4）FPGA入门实例； 5）FPGA设计输入，包括代码输入、原语输入； 6）FPGA设计技巧； 7）FPGA时钟设计； 8）
（241）IC验证工程师技能树
m0_46498597的博客
04-18 323
（241）IC验证工程师技能树 1 文章目录 1）文章目录 2）FPGA入门与提升课程介绍 3）FPGA简介 4）IC验证工程师技能树 5）技术交流 6）参考资料 2 FPGA入门与提升课程介绍 1）FPGA入门与提升文章目的是为了让想学FPGA的小伙伴快速入门以及能力提升； 2）FPGA基础知识； 3）Verilog HDL基本语法； 4）FPGA入门实例； 5）FPGA设计输入，包括代码输入、原语输入； 6）FPGA设计技巧； 7）FPGA时钟设计； 8）FPGA复位设计
[转]FPGA工程师技能树
左氏浮夸的博客
10-04 1133
FPGA工程师的技能树
qq_40783513的博客
07-10 964
FPGA工程师的技能树 前言： 最近因为学校要求实习三个月，看了看各种招聘，发现所学知识还是泛而不精，于是选了一个自己比较感兴趣的IC方向，看看FPGA工作到底需要些什么知识和软实力。 知识： 精通FPGA上Verilog或者VHDL开发 Verilog and SystemVerilog 熟悉各种常用接口（UART、SPI、I2C、以太网）及高速接口（SRIO、PCIE、AURORA）等 HDMI / DP / DDR / GTX等高速接口FPGA设计开发经验 熟悉FPGA各类物理接口，例如Serdes
FPGA设计相关技能树
weixin_45499902的博客
02-23 687
1.3.1 PLL/DLL 1.3.2 FIFO 1.3.3 RAM 1.3.4 MULT 1.3.5 ADD 1.4 设计技巧。4.2.2 input delay 4.2.3 output delay 4.2.4 多周期约束。1.4.6.1.2 单bit信号跨时钟域。1.4.6.1.3 多bit信号跨时钟域。1.5.1.2 实现过程优化（方案已定）1.4.6.1.4 数据跨时钟域。1.4.6.1.1 亚稳态原理。1.4.5.1 一段式状态机。1.4.6.2.1 复位电路。
点亮 FPGA 技能树
m0_57659719的博客
08-13 434
FPGA 技能，FPGA 开发，FPGA工程师交流
Verilog基础：时序调度中的竞争（四）（描述时序逻辑时使用非阻塞赋值）
最新发布
前进，才知道自己的渺小
09-27 695
作为一个硬件描述语言，Verilog HDL常常需要使用语句描述并行执行的电路，但其实在仿真器的底层，这些并行执行的语句是有先后顺序的，然而Verilog标准并没有将这些事件调度的顺序定死，而是给予了仿真器厂商一定的自由去实现自己的产品，这就导致了设计者如果不遵循一定的编程习惯，会导致意想不到的仿真结果，下面是一些相关的规则。
基于AM64X+FPGA的电力特高压输电控保解决方案，支持VXWORKS
szxinmai的博客
09-27 861
1 个双核 64 位 Arm Cortex-A53 at up to 1.0GHz。•2路10/100/1000 Mbps ETH。•2路100/1000 Base-FX。•5路10/100Mbps ETH。•1路调试RS232。
【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL63
qq_44629558的博客
09-27 289
设计一个模块进行，要求每四位d输为转到一位dout输出，输出valid_in表示此时的输入有效。clk为时钟rst为低电平复位valid_in 表示输入有效d 信号输入dout 信号输出。
【TES817】l基于XCZU19EG FPGA的高性能实时信号处理平台
beijingqingyikeji的博客
09-27 436
TES817是一款基于ZU19EG FPGA的高性能实时信号处理平台，该平台采用1片高性能的FPGA：XCZU19EG-2FFVC1760I作为主处理器，FPGA的PL端外挂1组72位DDR4 SDRAM，用来实现超大容量数据缓存，FPGA的PS端外挂1组72位的DDR4 SDRAM的高速数据缓存，用来支持操作系统的运行。该平台支持2个FMC+接口，每个FMC+接口支持16路高速GTH串行总线，FMC1接口支持84路LVDS数据接口，FMC2支持34路LVDS数据接口。Ø 工作温度：-40°~﹢85°C；
Testbench编写与Vivado Simulator的基本操作
FPGA/数字IC/通信算法
09-19 1416
Testbench 是一种用Verilog或者systemVerilog语言编写的程序或模块，编写testbench的主要目的是为了对使用硬件描述语言（HDL）设计的电路UUT(unit under test)进行仿真验证，测试设计电路的功能、性能是否与预期的目标相符。本文简明扼要的写出了testbench编写的核心功能块，与Vivado simulator查看测试波形的方法，非常适合初学者建立概念与理解基础操作。
硬件设计基础之闲聊千兆以太网
caozhaokun的博客
09-27 615
常见的以太网有几种形式，10Mbps、100MHz、1000Mbps、10Gbps等，当然还有更高的，接触的少些，暂且不聊。10Mbps、100Mbps，多见于单片机使用，比如STM32/GD321000Mbps、10Gbps，多见于FPGA使用，比如Altera的低端Cyclone系列、中端A系列、高端S系列；Xilinx的低端Spartan7系列、ZYNQ系列，中低端A7系列、中端K7系列、高端V系列。当然CPU也会用到，常见笔记本使用的就是千兆以太网。
altera FPGA下载失败
weixin_44131352的博客
09-24 269
altera下载失败
88E1111使用技巧
caozhaokun的博客
09-27 575
88E1111这款芯片是Marvel公司的产品，算是早期产品，但是市面上通用量较高，目前仍在大量使用，当然该公司也推出新产品，如88E1512，后续会有续篇，本篇文章重点讲述88E1111。88E1111支持MII协议（十兆/百兆）、GMII（十兆/百兆/千兆）、RGMII（十兆/百兆/千兆）、SGMII（十兆/百兆/千兆）、光口传输，该款芯片是一个多面手，目前Marvel公司还没有能全面匹敌该款多协议支持的新产品；2.1 数据和控制引脚：该通信信号 连接到RJ45；GTX_CLK。
基于AM62x/AM64x+FPGA的电力低压保护主控板解决方案
szxinmai的博客
09-27 1168
高速总线通信用于传输模拟量采集等大数据量的，采用数据总线的方式，便于插件和系统的扩展，其采用LVDS 差分电路，能够共模干扰信号，提高装置的抗干扰能力。一键分/合闸功能设计，保护测控装置对断路器的控制一般都是采用后台软件或者装置界面的主接线图，对开关进行遥控，实现分合闸操作，本装置除了支持上述功能外，考虑其低压综保的应用场景，在装置上设计了一键分合闸的按键功能，通过装置的面板按钮实现一键分闸和一键合闸操作， 该功能相对后台的遥控功能来说更加的简洁方便， 为无后台应用场景提供了快捷方式的遥控分合闸操作。
【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL64
qq_44629558的博客
09-27 500
存在两个同步的倍频时钟clk0 clk1,已知clk0是clk1的二倍频，现在要设计一个切换电路，sel选择时候进行切换，要求。
初识ZYNQ——FPGA学习笔记15
m0_69082048的博客
09-18 1072
与板上系统相比，SoC的解决方案成本更低，能在不同的系统单元之间实现更快更安全的数据传输，具有更高的整体系统速度、更低的功耗、更小的物理尺寸和更高的可靠性。ZYNQ的本质特征，是它组合了一个双核处理器和一个传统的现场可编程门阵列 （FPGA）逻辑部件。FPGA：（，现场可编程门阵列）， 一种可以通过编程来修改其逻辑功能的数字集成电路（芯片）FPGA架构AMBA（高级可扩展总线）
【FPGA开发】Libero demo的搭建[1] --LED bilink实现
Gatsby2023的博客
09-24 870
本篇将完整的完成一个FPGA搭建的demo，我们通过FPGA来实现LED的闪烁设计，初次之外根据板卡的原理图，该流程还涉及一个上电自锁的过程，我们这个demo实现这两个功能该文章的目的主要在实现libero使用的熟练度。1. LED闪烁2. 开机键上电自锁。
电子工程师必备技能与学习路径
"电子工程师需要具备的主要技能涵盖了广泛的知识领域和实践经验。对于想要入门或提升在电子行业竞争力的初学者和求职者来说，了解并掌握这些技能至关重要。以下是对标题和描述中提到的知识点的详细解释： 一、主要...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值