m0_62001939的博客

原创 FPGA基础知识---1

1.同步异步逻辑同步逻辑：与时钟之间有固定的关系的逻辑。特点：当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入有无变化，状态表中的每个状态都是稳定的。（某些时钟触发的触发器）异步逻辑：与时钟之间没有固定的关系的逻辑。特点：电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。（复位按键）2.同步异步电路和上面的同步异步逻辑类似，同步异步电路主要看有没有统一的时钟。同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状