【集创赛】海云捷讯赛道图像处理

已于 2024-03-16 15:15:41 修改
阅读量484 收藏 8
点赞数 11
文章标签： fpga开发
于 2024-03-16 13:30:25 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_62885376/article/details/136752431
版权

0c8ecaab0a02426694306c52ef60473b.jpg

“” 56cc2e92ef27405a94453ef05e3f1343.bmp

68216e0fd1cc457fa09f1453d63427b6.jpg

a5834dc0e30244dfab2dd9aa1c23f27c.jpg 

 

 

 

悲伤那么小
关注
  • 11
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
[集创赛海云捷讯杯]全国二等奖经验分享
yvbycf的博客
08-29 607
笔者是研一在校生，从五月份开始和本科生一起卷集创赛，经历初赛，分赛区决赛，全国总决赛，认识了很多一起做比赛的朋友收获颇丰。今年海云杯初赛报名队伍340支左右，晋级分赛区决赛的队伍130支，晋级全国总决赛22支加上各赛区优秀组织队伍报送一共晋级全国总决赛26支队伍。在淘汰率方面可以说是各杯赛最卷的几个杯赛之一了。其中我在的东北赛区分赛区八组晋级一组总决赛，除了西南赛区各个赛区也基本上都是这个比例。
聚焦第五届集创赛 海云捷迅助力人才培养
sfrontline的博客
09-30 290
凭借其高度的灵活性，FPGA越来越受追捧，在通信、数据中心、工业、人工智能、消费电子等领域均得到广泛应用。第五届集创赛海云捷迅杯赛题中 “基于FPGA C5Soc的MobileNetV1 SSD目标检测方案设计”的创新赛题，将FPGA与AI应用双剑合璧，FPGA C5Soc，SSD模型框架，CNN加速，百度飞桨Paddle-Paddle框架等众多关键技术与平台融于一体。赛题具有创新性、实用性，全程赛事能让你在FPGA设计大拿之路上不断加速，发现更好的自己。 重庆海云捷迅科技有限公司副总裁田亮 集创赛总
第七届集创赛海云捷讯杯教程（一）
ChinaRyan666（蔡杰涛）的博客
04-12 2961
第七届集成电路创新创业大赛海云捷讯杯赛题解析！超详细的实现路线！
【集创赛】2023年海云捷讯杯初赛完成效果
cabinGGG的博客
06-25 904
基于FPGA的视觉缺陷检测，识别的物体分别为zhezhou（折皱）、zhenkong（针孔）、zangwu（脏污）、cashang（擦伤），识别的准确率以及所识别物体的位置都如图所示。识别的视频（演示）来源于官方提供的视频，也可以使用自己笔记本电脑上的摄像头进行视频流的输入，同样可以识别自己所训练好的模型。训练的标签就只有这四种类别，数据集的图像大概有1400多张。训练完后对训练的模型进行预测如下图所示。在虚拟机中进行交叉编译，运行脚本文件。2023年海云捷讯杯初赛完成效果。
第七届集创赛海云捷讯杯教程（二）
ChinaRyan666（蔡杰涛）的博客
04-12 1235
详细讲解了海云捷讯杯中需要用到的相关专业名词以及实现路径！
海云捷讯杯第七届集创赛FPGA机器视觉缺陷检测系统
heyque的博客
07-23 384
要求选手通过获取PL端摄像头数据，完成图像预处理，使用提供的模型和CNN加速器进行推理，并将推理结果叠加到原视频流，通过PL端HDMI接口进行输出，最终通过HDMI输出刷新帧率和推理结果刷新速度来进行评分。使用带框架的FPGA AI加速器，虽然比较便利，但是会消耗一定的时间来处理框架开销，会降低加速器性能，影响视频流输出显示的帧率。因此鼓励选手对AI框架进行深度优化，从而更高效的利用CNN加速器。整体性能是分区赛一等左右水平，有需要的大兄弟联系我，包部署。2023年海云捷讯杯设计任务。
2023年第七届集创赛海云捷讯杯——FPGA硬件加速的目标检测
qq_60173005的博客
07-20 287
推理速度70ms以内，含模型全套源码和报告，含dvpddr3和ddr3vga ip核大部分源码。资料有偿，黄鱼搜索海云捷讯。
集创赛海云捷讯杯——基于FPGA机器视觉缺陷检测的实现
xiaoxian666的博客
08-10 956
黄金工程中ddr3_vga模块从ddr3读取数据的端口avl_rdata位宽为128，输出端口vga_rgb位宽为24，故设计的ddr3_vga模块也沿用此位宽，其中，vga_rgb并行输出rgb888格式的视频数据，avl_rdata仅用低96位（通过设置avl_be字节使能信号实现），每次读取12字节的数据。卷积层的权重形状为 [output_channel, input_channel, kernel_size, kernel_size] ，通过剪裁该权重的第⼀维度达到剪裁输出通道数的⽬的。
AI赋能FPGA——基于2023年海云捷讯杯
ChinaRyan666（蔡杰涛）的博客
04-17 2791
基于第七届集创赛海云捷讯杯，我整理了一篇超级详细的AI+FPGA食用指南！全网仅此一篇！
TRSWCM拓尔思海云集约化智能门户V8.0用户手册
12-17
《TRSWCM拓尔思海云集约化智能门户V8.0用户手册》是北京拓尔思信息技术股份有限公司为用户提供的一份详尽指南，旨在帮助用户理解和操作TRS HyCloud IIP系统。该系统是一个基于Java技术和分布式技术构建的网络内容...
城市生活垃圾处理发展现状与展望徐海云.pptx
10-02
城市生活垃圾处理是中国面临的重要环保议题，2013年数据显示，全国设市城市的无害化处理率达到89%，日处理能力达到49.3万吨，年处理量约1.54亿吨。其中，卫生填埋是最主要的处理方式，占比60.7%，焚烧处理占比26.8%...
海云安全体系架构
03-07
海云安全体系架构
海云捷迅超融合一体机介绍.pdf
10-13
本文主要介绍了海云捷迅超融合一体机的解决方案，该解决方案基于开源的OpenStack技术，旨在为企业提供一个统一的云计算整合模式。该解决方案可以帮助企业降低TCO（总拥有成本），提高IT对业务支撑的敏捷性，并提供了...
低成本健康“海云工程”新发展
03-03
在第五届云计算大会上，中科院深圳先进技术研究院的王磊向参会者介绍了低成本健康“海云工程”新发展。长期以来我国医疗信息行业各自为政，与商业利益紧密捆绑，缺乏顶层设计，遍地信息鸿沟。中科院瞄准我国基层医疗...
实验一 FPGA使用Verilog HDL设计选择器
最新发布
m0_74102824的博客
07-22 241
本次实验旨在通过Vivado软件设计一个四选一数据选择器，并对其进行仿真，以加深对Verilog HDL语言的理解和实践能力。在完成实验过程中，我学会了如何使用Vivado软件进行设计和仿真，以及如何下载FPGA程序。使用Verilog HDL语言编写了一个四选一数据选择器的功能。在设计过程中，我考虑了数据选择器的输入端口、输出端口以及逻辑功能，确保了设计的正确性和完整性。我对设计进行了仿真，验证了数据选择器的功能和正确性。通过仿真结果，我确认了设计的准确性，并对其进行了必要的调试和优化。
Zynq系列FPGA实现SDI编解码转SFP光口传输（光端机），基于GTX高速接口，提供6套工程源码和技术支持
qq_41667729的博客
07-15 969
Zynq系列FPGA实现SDI编解码转SFP光口传输（光端机），基于GTX高速接口，提供6套工程源码和技术支持
【入门教程一】基于DE2-115的My First FPGA 工程
weixin_47841246的博客
07-19 628
作为扬名海内外的DE2开发板的升级款，DE2-115凭借功耗低、逻辑资源多、1存储器容量大、DSP功能、以及接口丰富等特性，可满足用户对多媒体、高品质图像处理、数字信号处理等各类开发要求，深受国内外高校师生的青睐。选择目录，用于存放工程。直接在桌面新建一个my_first_fpga的文件夹，并将工程路径指定到这个文件夹，工程名称和顶层实体都取名为。时序分析是对器件中的逻辑的时序进行综合、布局布线，以确保满足所有时序要求的过程。限度减少下载时间和所需的磁盘空间，我们建议您只下载本练习中所需的项目。
43.简易DDS信号发生器的设计与验证（2）
2301_80417284的博客
07-19 416
简易DDS信号发生器的设计与验证（2） key_ctrl模块的设计与验证、rom的设计
海云数据知识图谱：大数据可视化驱动的关联分析实战
可视分析是解决这些问题的关键，海云数据开发的大数据可视化工具能够简化数据处理、进行全面分析，并支持科学的数据运营。它针对情报、刑侦、技侦等部门设计，旨在解决数据复杂性高、学习成本大、警员工作负担重以及...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值